求反相器的VerilogA的代码，用在cadence里的

拉屎爱好者 · 发表于 2022-4-28 00:36:51

救命啊

最近在弄SAR ADC 然后突然发现我之前用verilogA搞的反相器在实际电路中出现了很多问题
我的代码如下：

// VerilogA for inverter00, inverter_0, veriloga
`include "constants.vams"
`include "disciplines.vams"
module inverter_0(IN,OUT);
input IN;
output OUT;
electrical IN,OUT;
parameter real vtrans=1.65,
            tdelay=1p from[0:inf),
            trise=1p from[0:inf),
            tfall=1p from[0:inf);
real OUT_val;
analog begin
   @(cross(V(IN)-vtrans,1))
      OUT_val=0;
   @(cross(V(IN)-vtrans,-1))
      OUT_val=3.3;
   V(OUT)<+transition(OUT_val,tdelay,trise,tfall);
end
endmodule

然后单独接0~3.3V的方波作为输入的时候是可以很好地输出的可以很好地实现反相功能

但是当连续接两个反相器的时候输出就出错了反两次理应输出原输入信号但是它直接一直等于0去了
就大概这么接的，连着接两个反相器：

然后波形跑出来长这个样子：
EC0I`6AVVJA@]C_UX8S]MS2.png

还有个问题就是，当输入不是很标准的矩形波的时候，输出也不正确，没有很好地实现反相功能：
6H%]CV%}BO[`1N_FL}NSV`8.png

上面这个图里Q5是我电路里的某个信号，Q5n是这个信号接了我这个反相器后的输出信号

想请问大家我这个是什么原因导致输出是这些鬼样子的啊
各位大佬或许有反相器的verilogA的代码可以提供么
感激不尽！

救救:'(

amodaman · 发表于 2022-4-28 00:36:52

拉屎爱好者发表于 2022-4-28 11:49
谢谢提醒！我刚刚试着像二楼一样调换了一下我的V1V2确实就输出正确了但我这个信号很重要的不能换V1V2的 ...

这个跟激励信号源是先高后低，还是先低后高没关系的，电路应该工作，除了对第一个沿变化的判断是由代码的写法决定的之外，没什么异常的地方。见附图。

amodaman · 发表于 2022-4-28 04:24:18

本帖最后由 amodaman 于 2022-4-28 04:25 编辑

代码没问题，我一个字都没改，跑出来的结果见图，应该是你其他地方的电路有问题造成的。

拉屎爱好者 · 发表于 2022-4-28 11:27:09

amodaman 发表于 2022-4-28 04:24
代码没问题，我一个字都没改，跑出来的结果见图，应该是你其他地方的电路有问题造成的。

啊可是不谈我后面那个电路里的Q5的信号就看这个接两个反的电路我们好像长得一模一样的

一时想不出我这个电路能出什么问题请问能麻烦给我看下你这个输入信号里的具体参数么延时啊上升下降沿时间啊什么的非常感谢！

kenboy530 · 发表于 2022-4-28 11:32:35

本帖最后由 kenboy530 于 2022-4-28 11:34 编辑

拉屎爱好者发表于 2022-4-28 11:27
啊可是不谈我后面那个电路里的Q5的信号就看这个接两个反的电路我们好像长得一模一样的一时想不出 ...

二楼的信号不是都在图片里了么，上升沿1p，只是v1v2跟你的是相反的。其次，这个反相器va的翻转点判定是1.65v，所以你加入的信号0-1变化未超过1.65v或者1-0变化未低于1.65v统统没有变化。

拉屎爱好者 · 发表于 2022-4-28 11:49:01

kenboy530 发表于 2022-4-28 11:32
二楼的信号不是都在图片里了么，上升沿1p，只是v1v2跟你的是相反的。其次，这个反相器va的翻转点判定是1.6 ...

谢谢提醒！我刚刚试着像二楼一样调换了一下我的V1V2确实就输出正确了但我这个信号很重要的不能换V1V2的顺序这是我SAR ADC里的采样信号我这个信号必须得先高后低的所有我才怀疑是代码有什么问题不够完善或者哪里不好什么的我那个判断翻转的阈值是1.65我清楚的但是Q5的那个输出（Q5的反）它在一开始就没反成功我不太懂怎么回事 Q5一开始是低电平然后长了一些小小刺我的这个反相器不能判断它是低然后反到高么

拉屎爱好者 · 发表于 2022-4-28 14:57:20

amodaman 发表于 2022-4-28 14:29
这个跟激励信号源是先高后低，还是先低后高没关系的，电路应该工作，除了对第一个沿变化的判断是由代码的 ...

谢谢谢谢但是这第一个沿对我很重要因为我一共就跑这一个周期只要求变化一次我也试过用CMOS反相器了逻辑上倒是没有我之前的那些问题了但是对后面的波形影响蛮大的后面我需要的一些波形全都会跟着变差所以就还是想要用verilogA写现在不知道该怎么办了

而且这个verilogA的代码其实也不是我自己写的求助的同学我其实不会写verilogA的代码

CC陈 · 发表于 2022-11-4 10:07:48

这个反相器的代码没有错，很正常的代码

拉屎爱好者 · 发表于 2022-11-8 15:42:14

CC陈发表于 2022-11-4 10:07
这个反相器的代码没有错，很正常的代码

好的谢谢啦

GXR_0112 · 发表于 2024-11-2 08:20:12

感觉是没定义intial_step

[求助] 求反相器的VerilogA的代码，用在cadence里的

最佳答案

站长推荐 /2