请教一些关于IO中二极管防止ESD的模块，layout需要注意的

menghahameng · 发表于 2021-9-27 14:07:00

您需要登录才可以下载或查看，没有账号？注册

x

新人菜鸟请教，如图，IO电路中，在VSS和VSSQ之间一个环形的二极管，防止ESD，在做layout的时候有什么需要注意的吗，比如VSS的进线和VSSQ的出线有什么要求吗，
对于22nm的工艺，这个做ESD的线宽有什么要求吗，
请大佬赐教。

出来打篮球 · 发表于 2021-9-27 14:21:17

GF工艺？哪个所得项目？

swcidfy2000 · 发表于 2021-9-27 14:31:23

能宽尽量宽吧尽量用顶层METAL 一般不小于20um放置的时候做好保护环

menghahameng · 发表于 2021-9-28 09:59:18

出来打篮球发表于 2021-9-27 14:21
GF工艺？哪个所得项目？

tsmc工艺，小公司小项目

menghahameng · 发表于 2021-9-28 10:00:30

swcidfy2000 发表于 2021-9-27 14:31
能宽尽量宽吧尽量用顶层METAL 一般不小于20um放置的时候做好保护环

学习了，多谢指点

MrHlayout · 发表于 2021-9-28 10:35:59

这个根据design rule ESD mos的画法去画即可，该有的层次要包好，管子的d端要做大，poly的连法等等，都会有的

IC2019 · 发表于 2021-11-11 15:13:25

像这种二极管，正向导通是不是属于击穿？

[求助] 请教一些关于IO中二极管防止ESD的模块，layout需要注意的