在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: sh_zh

simulink中sigma-delta调制器以及数字滤波器仿真

[复制链接]
发表于 2023-4-22 09:35:55 | 显示全部楼层
我也遇到了这个问题,请问你解决了吗?第一个图是没过滤波的,但是过了128倍cic滤波器带内噪声就抬起来了,而且带外还有谐波,楼主知道这是什么原因导致的吗?谢谢谢谢谢
Snipaste_2023-04-22_09-34-51.png
发表于 2023-4-24 22:55:12 | 显示全部楼层


jieie 发表于 2023-4-22 09:35
我也遇到了这个问题,请问你解决了吗?第一个图是没过滤波的,但是过了128倍cic滤波器带内噪声就抬起来了, ...


我也差不多 有没有兴趣加好友聊一下

发表于 2023-8-4 16:53:31 | 显示全部楼层


小海滩 发表于 2021-8-6 11:27
简单来说经过数字滤波器降采样之后,用来做FFT分析的有效的点变少了。
所以带着数字滤波器仿真时间应该是  ...


请问下不对数字滤波器的输出做FFT,那怎么衡量数字滤波器输出的性能呢
发表于 2023-8-7 12:47:59 | 显示全部楼层


荒何 发表于 2023-8-4 16:53
请问下不对数字滤波器的输出做FFT,那怎么衡量数字滤波器输出的性能呢


matlab中用模型验证一下就行了。cadence中验证不现实,仿真时间太长。
发表于 2023-8-7 16:04:26 | 显示全部楼层


小海滩 发表于 2023-8-7 12:47
matlab中用模型验证一下就行了。cadence中验证不现实,仿真时间太长。


只用matlab的模型验证,那综合出来的数字滤波器的电路的性能怎么来验证呢?
发表于 2023-11-3 17:23:46 | 显示全部楼层
你好,关于CIC噪底提升的问题,在psd的num of transient points中舍弃掉前面一部分点之后可以解决,请问cic输出信噪比降低很多解决了吗?是要改变psd的sample time吗?十分感谢
发表于 2023-12-2 22:32:50 | 显示全部楼层
Learning and thinking
发表于 2024-2-20 16:16:55 | 显示全部楼层


jieie 发表于 2023-4-22 09:35
我也遇到了这个问题,请问你解决了吗?第一个图是没过滤波的,但是过了128倍cic滤波器带内噪声就抬起来了, ...


cic滤波器带内噪声就抬起来了,而且带外还有谐波
我也遇到这个问题了,请问前辈您解决了吗
发表于 2024-2-20 17:47:18 | 显示全部楼层


ZJU_emi 发表于 2024-2-20 16:16
cic滤波器带内噪声就抬起来了,而且带外还有谐波
我也遇到这个问题了,请问前辈您解决了吗
...


“cic滤波器带内噪声就抬起来了”这个问题解决了,是CIC内部溢出的问题。
“带外还有谐波”   用code仿是没有的。SDtool中的PSD为什么有谐波,我也不清楚。还望前辈解答!
发表于 2024-3-5 11:52:50 | 显示全部楼层


模拟cmos 发表于 2023-4-24 22:55
我也差不多 有没有兴趣加好友聊一下


同样的问题,CIC输出应该是溢出,V聊一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-26 07:48 , Processed in 0.028140 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表