tsmc工艺接不同电位的NWEL间距问题

walterlcj · 发表于 2021-6-9 18:31:59

您需要登录才可以下载或查看，没有账号？注册

x

tsmc工艺接不同电位的NWEL间距问题
DRC会报出类似HVESD.S....问题，rule 解释就是接不同PAD nwell 需要比较大的间距，这个间距的原理是什么呢？

是因为寄生的NPN吗？想要把P端阻抗拉大？

walterlcj · 发表于 2021-6-9 18:32:55

大佬快来

tcx963258 · 发表于 2021-6-10 08:47:57

TSMC 工艺文件说明都比较全，请查看说明和原理。
结合latch up 原理，重点是影响放大倍数的俩个要点上，书上有。

yguvyg · 发表于 2021-6-10 14:33:51

貌似是跟latch up有点关系，而且如果两个不同电压域靠的近，中间又没有ptap隔离的话，会相互干扰，例如一个是1.8v，另一个是0.9v,那可能会把0.9v的电压拉高或者拉低1.8v

yaogecool · 发表于 2024-5-23 01:32:11

学习一下

[求助] tsmc工艺接不同电位的NWEL间距问题