在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2553|回复: 7

[求助] DAC仿真

[复制链接]
发表于 2021-5-20 14:25:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个各位大哥,仿真的是用verilog做的理想14bitDAC,ADC也是用veriloga做的,我用spectrum直接对采样的点做fft,结果都完全不对,是我设置错了吗,我的输入信号频率为79.345Hz,采样周期为13,采样频率为100khz,采样点数为16384个,是通过tran-option-output取得点,应该也是满足相干采样定理的,但是结果完全不对,用matlab程序也试过一次,
我的采样点是通过tran-options-output-strobeperiod设置为10u采样的,会有问题吗,具体如下图所示
请教一下各位大哥,
R{1$ZV871GPR43}~Q[N{{%5.png
HHQB_VSLVWZAL[][~`757NT.png
SOAD_NLMS}MLJW~OZI0)LSC.png
4QI`)AKYNXGYG4$7WPVYZTW.png
 楼主| 发表于 2021-5-20 14:29:59 | 显示全部楼层
顶一下,求做过DAC的大哥解答一下
 楼主| 发表于 2021-5-20 15:23:27 | 显示全部楼层
别沉啊,求大佬解答
发表于 2021-5-20 16:09:58 | 显示全部楼层
我也做da的,加个好友交流交流?
发表于 2021-5-20 23:22:55 | 显示全部楼层
你的FFT做的不太对吧。
fin = 13/16384*fs = 79.345703125Hz. 设置ADC输入信号频率的时候不要把这个频率四舍五入。
然后你在spectrum工具里,start和stop time要设置对。比如你取167m作为stop time, 那么你的start time就是167m-16384*Ts=3.16m. 注意:你要多仿一会儿,确保至少有16384个周期。然后再点那个s按钮,看看stop frequency是不是算到了fs/2=50k. 如果都对了,再去plot, 看看结果。
 楼主| 发表于 2021-5-21 09:12:21 | 显示全部楼层


zyh.elec 发表于 2021-5-20 16:09
我也做da的,加个好友交流交流?


可以的
 楼主| 发表于 2021-5-21 09:30:19 | 显示全部楼层


方块forever 发表于 2021-5-20 23:22
你的FFT做的不太对吧。
fin = 13/16384*fs = 79.345703125Hz. 设置ADC输入信号频率的时候不要把这个频率四 ...


十分感谢大哥的指导,我按照大哥的意思重新设置了一下仿真,但好像结果还是不太对,我把窗函数换成hanning好像也不行,
T[PUVJCG$UCDFXE~DRX0MF9.png
HMK9}SWWTKD}M2D9{`O`W_T.png
VP`9TV@JEDWSEC4DPWLX9LG.png
发表于 2021-5-22 01:14:26 | 显示全部楼层


17315768922 发表于 2021-5-21 09:30
十分感谢大哥的指导,我按照大哥的意思重新设置了一下仿真,但好像结果还是不太对,我把窗函数换成hannin ...


频谱看上去不太对。你可以参考这个文档做FFT。不知道你的VerilogA写的有没有问题,不过这个应该不难debug. 加油!

FFT_tutorial.pdf

918.13 KB, 下载次数: 90 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 11:05 , Processed in 0.022577 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表