在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4079|回复: 5

[求助] 提参时LVS报more than one subcircuit definition foundXXX

[复制链接]
发表于 2021-3-13 19:33:48 | 显示全部楼层 |阅读模式
50资产
单独run LVS可以过,但是提参的时候做LVS的时候显示layout could not be read, 然后提示more than one subcircuit definition found "XXX",please specify the number of pins,请问这是什么问题?
Calibre.png

 楼主| 发表于 2021-3-13 20:22:44 | 显示全部楼层
傻了,找到问题了。问题是我之前有个小模块叫pa,然后加了辅助电路顶层起了个名也叫PA(大写的)。virtuoso可以区分大小写所以能分开。但是calibre不能区分大小写,所以认为顶层和底层的一个cell重名。
但是不知道lvs为何能过,可能有bug吧。
发表于 2021-3-15 21:52:39 | 显示全部楼层
这个提取参数 怎么设置条件
 楼主| 发表于 2021-3-16 16:33:25 | 显示全部楼层


lv6336 发表于 2021-3-15 21:52
这个提取参数 怎么设置条件


具体什么条件呢?
发表于 2022-4-16 17:34:12 | 显示全部楼层
楼主我也出现了这种错误,请问你是怎么解决的呢
发表于 2022-4-16 20:14:07 | 显示全部楼层
calibre是可以区分大小写的,看看规则文件里有没有以下语句,LVS COMPARE CASE NAMES        SOURCE CASE YES    LAYOUT CASE YES,如果没有可以在文件里面加上上面三个语句应该就可以解决你的问题了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-3 04:38 , Processed in 0.020368 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表