在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

!loginextratip!

!loginextratip!

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1046|回复: 0

[求助] layout拼版顶层整合问题

[复制链接]
发表于 2020-12-28 20:11:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问进行顶层整合时,建立空symbol,使用prBndry的方式首先进行顶层模块的连接,为了验证连接是否正确使用lvs,但是若使用默认的LVS验证会出现一个问题是没有打PIN的label不进行检测,所以老师说解决这种问题有两种方法:1、将schematic中每个模块的label打上PIN,2、更改LVS中的设置,使LVS检验时就算没有打PIN也进行检测。问题是老师也不清楚第二种方法是怎样操作的,我在LVS option中也没有找到相应方法,请各位大神指教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 19:00 , Processed in 0.047672 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表