在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: gpffreedom

[转贴] ADC中的动态比较器噪声仿真

[复制链接]
发表于 2024-10-22 10:28:36 | 显示全部楼层
感谢分享
发表于 2024-10-23 05:47:39 | 显示全部楼层
THANKS FOR SHARING
发表于 2024-10-23 08:42:21 | 显示全部楼层
感谢分享
发表于 2024-10-24 16:02:27 | 显示全部楼层


jonkey_xu 发表于 2022-9-6 22:28
文中比较器的比较时钟周期是指什么???


动态比较器一般输出有锁存器,在一个ADC转换周期内,比较器要输出好几个结果,其本身有自己的时钟周期,一般是连续工作
发表于 2024-11-1 10:10:49 | 显示全部楼层
对于trannoise的仿真一直有一个疑问,百分之16误码率对应的是正态分布1sigma的概率这时的输入差分电压差值就是等效输入噪声电压,但是输入差分电压的差值是不是接近比较器的失调电压才会误码,那这样其实16%的情况是不是对应一个噪声的允许上限。还有就是噪声越大难道误码率不应该更高么,但是调大输入差分电压的差值也就相当于远离了失调电压,那误码率自然降低了,仿真结果也是如此,不知道如何解释。
希望各位大佬可以解惑,万分感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 05:59 , Processed in 0.015999 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表