在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1880|回复: 4

[求助] CML 电路问题

[复制链接]
发表于 2020-11-12 17:58:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
5774935-fig-2-source-large.gif
想请问各位大师怎么看这个电路?
输入端的MOS给定的size大小和clk控制的MOS的size大小 是不是该设计一样的?
还有一个问题是为什么下面还需要一个电流源?
这个电流源是需要另外设计一个bias电路透过电流镜复制过来吗?
这个电流源的作用是为了避免制程变异的影响导致电路不会动作吗?

谢谢各位前辈

发表于 2020-11-12 19:37:52 | 显示全部楼层
clk1-4的时序怎样的
 楼主| 发表于 2020-11-12 21:48:26 | 显示全部楼层


acging 发表于 2020-11-12 19:37
clk1-4的时序怎样的


相位各差90度
 楼主| 发表于 2020-11-13 11:36:34 | 显示全部楼层
有大师可以帮忙解答我的疑惑吗
谢谢
 楼主| 发表于 2020-11-15 16:39:49 | 显示全部楼层
再麻烦各位大师
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 17:46 , Processed in 0.018833 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表