MUX前面的LATCH

asdsaf · 发表于 2020-9-27 20:16:52

您需要登录才可以下载或查看，没有账号？注册

x

各位前辈好
想请问我在很多MUX的文献中都会看到像这样子
在MA、MB的DATA输入的地方用了Latch
这个用意是什么呢？
谢谢

quantus · 发表于 2020-9-27 21:42:06

这是经典的2-1 树型MUX，是用来做低速并行数据串行化的。MA和MB是两个低速输入，MB被延迟半个时钟周期，MA被延迟一个时钟周期，输出的数据在时钟为1时输出的是MB，时钟为0的时输出MA，这样输出的数据速率就是两倍的时钟频率。

asdsaf · 发表于 2020-9-28 11:00:17

谢谢您
请问为什么一个要延迟半个时钟周期，另一个要延迟一个时钟周期呢？

quantus · 发表于 2020-9-28 16:46:37

asdsaf 发表于 2020-9-28 11:00
谢谢您
请问为什么一个要延迟半个时钟周期，另一个要延迟一个时钟周期呢？

这种一般都是高速电路里用的。按照这种方式延迟以后可以保证MUX有足够的建立和保持时间

[求助] MUX前面的LATCH