在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3409|回复: 4

[讨论] 新手上路,关于layout层的问题(1)

[复制链接]
发表于 2019-4-12 20:54:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

layout层的那些缩写对应的是什么,有没有一个基本的或者一般的约定,我用的是0.18的

1.png 2.png
3.png
4.png
7.png


发表于 2019-4-13 21:15:34 | 显示全部楼层
只是名称简写不一样啊
至于那个(poly to metal1)你要知道contact(接触孔)的作用有两个(1.连接有源区与metal1  2. 连接poly与metal1)
我的理解差不多就是这样。。希望能帮助到你(我也是初学嘿嘿)
发表于 2019-4-15 14:01:16 | 显示全部楼层
一般都是英文缩写,像AA = active area
但并不是都一样的。
光mos管的源漏极就好多种层名了
像我见过PN  (PN结)  DIFF (Diffusion)
和你这个例里AA  TO。。。
最好还是看design rule然后去记住它,顺便工艺上的截面图稍微理解下
发表于 2019-4-16 20:38:40 | 显示全部楼层
本帖最后由 lion91820863 于 2019-4-16 20:40 编辑

AA就是st02中的有源区to,具体层次看设计规则,都有列表介绍的。o键出来的PDIFF_m1是地孔,你把几种孔都调出来看看,没有单独多晶和M1孔就自己键一个
发表于 2019-4-17 09:37:07 | 显示全部楼层
大体就那些layer,NW AA PO CT SDN SDP VIA MET,一般常用的就这些啊,画多了一眼差不多就瞄过来了,你可以先看下PDK上怎么介绍的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 02:32 , Processed in 0.039618 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表