CMOS工艺ESD设计问题望大神赐教

ss221146

对ESD设计有一些疑惑，希望各路大神不吝赐教！1、新拿到一个工艺，如何开始ESD的设计，所谓ESD设计窗口是如何得到的？
    大家是结合ESD设计窗口进行设计还是直接按照design-rule去进行设计。
2、对于GGNMOS器件，ESD击穿电压Vt1和漏结 DC 击穿电压 或者说漏结的反向击穿电压是什么关系？
     哪里可以查到GGNMOS的Vt1等参数。
3、一个IO上同时有GGNMOS、GDPMOS和ndio、pdio，这到底是要使用snapback的ESD保护还是使用diode 的正向导通特性
   这样会有什么问题吗？
4、柯教授一篇文章里有说IO利用diode的正向导通特性加Clamp的ESD保护结构可以达到很好的ESD level，并且二极管也不需要很大的面积。大家有没有过这样的案例，效果如何。

andyfan

1，除非你自己有条件放testkey，并测量，不然就尽量遵守设计规则
2，一般是FAB提供的
3，一般一个IO上并不会同时存在，大多数我所见的IO，都是利用输出管子做ESD保护，看起来就像既有GGMOS，又有DIODE。但实际上你的MOS也是包含DIODE的，大部分标准情况，都是利用DIODE的，HV TOLERANCE的情况会利用GGMOS的SNAPBACK。实际上，大部分GGMOS都是早期IO设计用来做CLAMP的，现在基本都采用RC TRIGGER的CLAMP了。
4，几乎现在的标准逻辑工艺的IO，TSMC/UMC提供的都是这种方式的保护。POWER CLAMP一般是做在VDD里面的。

andyjackcao

1，除非你自己有条件放testkey，并测量，不然就尽量遵守设计规则
2，一般是FAB提供的
3，一般一个IO上并不 ...
andyfan 发表于 2018/11/2 11:20

                               
登录/注册后可看大图

1、新拿到一个工艺，如何开始ESD的设计，所谓ESD设计窗口是如何得到的？
    大家是结合ESD设计窗口进行设计还是直接按照design-rule去进行设计。
   A: ESD设计，来自于你的设计目标。如果设计目标越详细具体，设计就容易实施。
   B: ESD设计窗口，可以自己评估得到，也可以问FAB
   C: 都要参考

2、对于GGNMOS器件，ESD击穿电压Vt1和漏结 DC 击穿电压 或者说漏结的反向击穿电压是什么关系？
     哪里可以查到GGNMOS的Vt1等参数。
     A： VT1和BVDS分P型ESD器件和N型ESD器件，通常 P型 VT1约等于BVDS;N型器件 ，VT1略小于BVDS
     B:  工艺厂一般会提供VT1，或者直接找FAB要，这就跟MOS的基本特性 一样


3、一个IO上同时有GGNMOS、GDPMOS和ndio、pdio，这到底是要使用snapback的ESD保护还是使用diode 的正向导通特性
   这样会有什么问题吗？
    A: 都可以，结合自己的设计目标和每个器件的ESD性能，综合考虑


4、柯教授一篇文章里有说IO利用diode的正向导通特性加Clamp的ESD保护结构可以达到很好的ESD level，并且二极管也不需要很大的面积。大家有没有过这样的案例，效果如何。
   A: Clamp结构是什么结构，应用环境是什么，有没有应用限制。有没有什么缺点
   B: 现在的ESD结构，就是书上列举的结构，效果需要结合工艺、版图、ESD窗口考虑，评价。

xiaotudou

多谢分享！

ksg12

最关键的是准备花多少面积来做ESD，面积宽松就选Diode+ RC triger Clamp, 稳妥； 如果不宽松，就选ggnmos。

sunnyliu

andyjackcao 发表于 2018-11-4 12:58
1、新拿到一个工艺，如何开始ESD的设计，所谓ESD设计窗口是如何得到的？
    大家是结合ESD设计窗口进行 ...

NMOS的Vt1是小于BVDS的吗？能请教一下为什么吗？

之前的理解一直是觉得Vt1应该是BVDS + 一点点寄生电阻的压降

icliupengzhi123

sunnyliu 发表于 2024-10-4 12:34
NMOS的Vt1是小于BVDS的吗？能请教一下为什么吗？

之前的理解一直是觉得Vt1应该是BVDS + 一点点寄生电阻 ...

BV值是器件结构决定了的，一般是改变不了，但是VT1这个值是可以降低的，类似于你在GATE串个电阻，他的VT1就会小。我是没有看到过没有特殊处理的esd管的bv比vt1还要小的。

霍比特美凌格

andyjackcao 发表于 2018-11-4 12:58
1、新拿到一个工艺，如何开始ESD的设计，所谓ESD设计窗口是如何得到的？
    大家是结合ESD设计窗口进行 ...

能问一下， HV ggnmos HV Pdio 这两种ESD的反应速度有区别么？我们一个EN PIN的ESD用的PDIO， 然后内部用了一个gdpmos 做二级保护，vin到EN产生了漏电，这个和pdio的反应速度有关么？

andyjackcao

霍比特美凌格 发表于 2024-11-7 14:25
能问一下， HV ggnmos HV Pdio 这两种ESD的反应速度有区别么？我们一个EN PIN的ESD用的PDIO， 然后内部用 ...

ESD电路没有起到保护作用吗？

一般还是设计上有问题。

是HBM模式吗？还是CDM或MM？