在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2136|回复: 1

[原创] 勇敢的芯伴你玩转Altera FPGA连载51:Altera FPGA配置方式概述

[复制链接]
发表于 2018-3-4 22:11:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
勇敢的芯伴你玩转Altera FPGA连载51Altera FPGA配置方式概述

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1i5LMUUD

1.jpg

FPGA是基于RAM结构的,当然了,也有基于FLASH结构的,但RAM结构的是主流,也是我们讨论的重点。而RAM是易失存储器,在掉电后保存在上面的数据就丢失了,重新上电后需要再下载一次才可以。因此,我们肯定不希望每次重新上电后都用PC去下载一次,工程实现也不允许我们这么做。所以,通常FPGA旁边都有一颗配置芯片,它通常是一片FLASH,或者是并行或者是串行接口的。不管是串行还是并行的FLASH,它们的启动加载原理基本相同,后面我们会专门讨论。

FPGA器件有三类配置下载方式:主动配置方式(AS)、被动配置方式(PS)和最常用的基于JTAG的配置方式。ASPS模式主要是将bit流下载到配置芯片中;而JTAG模式则既能将代码下载到FPGA中直接在线运行(速度快,调试时优选),也能够通过FPGAbit流下载到配置芯片中。由于JTAG方式灵活多用,所以我们的SF-CY4开发板就只预留了JTAG接口。

发表于 2018-3-9 08:57:00 | 显示全部楼层
啊哦,你所访问的页面不存在了。
啊哦,你所访问的页面不存在了。
啊哦,你所访问的页面不存在了。
啊哦,你所访问的页面不存在了。
啊哦,你所访问的页面不存在了。
啊哦,你所访问的页面不存在了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:29 , Processed in 0.015574 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表