在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9738|回复: 4

[求助] VCS编译错误Error-URMI

[复制链接]
发表于 2017-9-11 21:41:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
All,在用VCS编译时,库单元列表将所有的库单元都列上了,但在设计中并没有全部用上,编译完成,top level module设置过程中,报如下错误:
Error-[URMI] Uresolved modules
...
...
Module definition of above instance is not found in the design

VCS不应该这么弱智,应该是有什么办法可以不修改文件列表,而可以解决这个问题的。
哪位大侠给解解惑。
发表于 2017-9-11 23:47:06 | 显示全部楼层
这种外库应该用 +libext+.v这种方式吧
例:
+libext+.v
-y  /xilinx/verilog/unisims       //目标库路径及文件夹
发表于 2017-9-23 16:16:45 | 显示全部楼层
在评价VCS是否弱智前,先学会怎么样把提供完整错误信息和相关代码、脚本吧
发表于 2019-11-22 10:44:01 | 显示全部楼层
楼主,解决了吗
发表于 2022-6-8 10:00:58 | 显示全部楼层
按照经验,这是你gatesim.f列这个库的.v文件的时候,误操作写错名称了。请check一下名称正确以后是否还有相同问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 14:53 , Processed in 0.016420 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表