逻辑电路的输出的glitch的问题

hzx85337856 · 发表于 2017-5-8 00:14:50

您需要登录才可以下载或查看，没有账号？注册

x

敢问大家有没有什么reference讲如何消除combination logic，比如XOR和MUX带来的glitch的问题！！！

谢谢！！！

tideblue · 发表于 2017-5-10 08:58:55

调整延时

hzx85337856 · 发表于 2017-5-10 22:07:02

回复 2# tideblue

你好能不能说的具体一点，或者拿mux举个例子可以吗？改变sel的时候不想out有glitch

adsun · 发表于 2017-5-12 11:26:31

比较直接的是在后面加一级DFF重新采样一次

inderjit · 发表于 2017-5-12 12:54:37

_________________________________

inderjit · 发表于 2017-5-12 13:00:42

_________________________________

[求助] 逻辑电路的输出的glitch的问题