在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2527|回复: 4

[原创] 如何在P型衬底上设置偏压

[复制链接]
发表于 2017-4-29 15:32:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,

现在在P型衬底上设置偏压非0值得偏压,但是P型衬底其它区域还是需要0值得偏压。

请问如何设计?

谢谢大神
发表于 2017-4-30 22:24:49 | 显示全部楼层
你需要的是一个隔离的nmos  看你的工艺是否支持啊
发表于 2017-5-1 20:51:48 | 显示全部楼层
只能做在dnw里面了
发表于 2017-5-2 11:37:03 | 显示全部楼层
#2 正解。需要isolation well(DNW、NBL等)做隔离,否者整个Psub是short在一起的。但是涉及到制程是否支持、以及mask成本等问题,需谨慎。
 楼主| 发表于 2017-5-6 21:03:11 | 显示全部楼层
回复 4# Snowy2016


    谢谢各位的回答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 12:33 , Processed in 0.016112 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表