Cadence IC layout hot nwell 问题

IR888 · 发表于 2017-2-13 11:21:47

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大神一个问题：

做元件设计DRC检查后显示 hot nwell, 我将工厂提供的元件库也做相同的DRC也显示 hot nwell。

解决这个问题，是否是要在做component时依靠将nwell 连接到高电势解决？

谢谢各位

yushiji · 发表于 2017-2-13 11:29:38

hotwell一般都是根据里面的pmos管子定电位，不要盲目的将它连接到高电位，那是不对的，根据电路来，最好是和电路设计去沟通确认一下

motofatfat · 发表于 2017-2-13 11:53:37

看不懂你的問題 hot well 就 hot well
確定是這樣就忽略這個 DRC

Snowy2016 · 发表于 2017-2-13 17:44:17

同一三楼，出现hotnw确认不会forward或者latch就好，没必要必须解掉，只要不是floating nw。

IR888 · 发表于 2017-2-14 11:21:19

回复 2# yushiji

谢谢回复

[原创] Cadence IC layout hot nwell 问题