求助关于Serdes RX中CTLE的评价方式

张江板砖工头

蹲个后续。。。

sjliu0514

lwjee 发表于 2017-1-12 10:49
回复 3# wtj803

看到前辈的这个回复是17年的了，不知道后来对CTLE有没有什么新的感悟，求分享。最近在看CTLE+DFE的均衡框架，从DFE判决误差的大小这个角度去衡量CTLE＋DFE的整体均衡效果，会发现：能够实现最优眼图CTLE，对于全局均衡效果来说不一定是最优的；在全局最优（DFE判决误差最小）的情况下，CTLE往往会呈现过均衡状态。不知道前辈如何理解这个问题？有没有以全局最优为目的的CTLE自适应调节方法？求回复

msbmsbmsb

学习下

msbmsbmsb

学习下

funnyang3311

keep in touch

Arkham_Knight

请问楼主现在对这部分有什么进一步的理解了吗？我是做SerDes的DSP算法部分的，DSP部分在均衡器后通常会计算SNR和Eye Height，是否是通过这些参数对CTLE的补偿性能进行评估呢？另外：如何判断出over-equalizer了呢？

yangxuchen

sjliu0514 发表于 2024-11-28 15:32
看到前辈的这个回复是17年的了，不知道后来对CTLE有没有什么新的感悟，求分享。最近在看CTLE+DFE的均衡框 ...

前辈你好，我是做IC数字设计的，想学习点DSP的内容；请问你们的信道模型是怎么建立的呢？

standli

sjliu0514 发表于 2024-11-28 15:32
看到前辈的这个回复是17年的了，不知道后来对CTLE有没有什么新的感悟，求分享。最近在看CTLE+DFE的均衡框 ...

我个人理解的CTLE和DFE有一个重要的区别是CTLE是线性的，DFE是非线性的。
CTLE的行为有点类似射频里的PA吧？可能要考虑1dB压缩点和IIP3，为了保证CTLE在预期的输入信号摆幅下不会出现明显的失真。这个失真会产生新的频率成分，可能会恶化ISI。仿真方面需要HB仿真或者瞬态仿真之后做FFT才能评价线性度。另外还要考虑由CTLE引入的噪声，CTLE自身的噪声贡献会对整个接收机的信噪比产生印象，整个接收机的信噪比满足BER的要求才是金标准。

另外CTLE应该主要针对的是介质损耗以及趋肤效应引起的高频衰减。而DFE消除的是后向的ISI，尤其是反射引起的较长的拖尾ISI。

DFE的优势应当是不会放大噪声。它通过减去已判决符号的ISI估计值来工作。CTLE 为了提升高频，不可避免地会放大高频噪声。
DFE 主要消除的是后向 ISI (post-cursor ISI)。 CTLE 的作用是线性均衡，它会同时影响前向 ISI (pre-cursor ISI) 和后向 ISI。 一个“看起来很美”的 CTLE 输出眼图，可能是在牺牲了某些东西（比如引入了轻微的前向 ISI，或者没有完全消除某种复杂的后向 ISI 结构）的情况下，使得眼图在采样点附近“局部最优”。


想象一个团队合作项目。

CTLE 是先锋队员，负责初步清理障碍。
DFE 是主力队员，负责精确打击残余目标。
如果 CTLE 只是把自己眼前的路清理得最干净（CTLE 输出眼图最优），但它留给 DFE 的目标可能非常分散、难以处理，或者 CTLE 在清理时弄得到处都是灰尘（噪声放大）。

而一个“过均衡”的 CTLE，可能它自己走的路不是最完美的，但它巧妙地将障碍物（ISI）堆积到了 DFE 容易处理的几个固定位置，并且尽量减少了扬尘（噪声）。这样，DFE 就能更高效、更精确地完成任务，最终团队整体表现（全局均衡效果）最好。


CTLE 和 DFE 应该作为整体系统进行优化的需求。为了实现全局最优，CTLE 的设置不应仅仅追求其自身输出眼图的完美，而应更多地考虑如何为 DFE 创造最佳的工作条件，以共同最小化最终判决点的误差。

我觉得你这个问题已经很深入了。

至于自适应调节调节方法，如果把CTLE+Channel+DFE做成一个模型，然后在这个模型上进行搜索优化，找到最优的CTLE设置，然后应用到实际电路会是比较可行的办法。
利用扰动观察法或者梯度下降都可以，实际上，将均衡器的参数调整视为一个控制问题会比较好，什么状态空间，然后求微分之类的我不熟。不过要注意CTLE的非线性特征，其参数到系统性能的传递函数可能是非线性的。

我其实有个不成熟的想法，CTLE是模拟电路，DFE是数字电路，如果把CTLE+DFE用FPGA能实现在一起，你觉得会不会是个好主意？我的意思是DFE例化成FPGA里的门电路，CTLE+Channel做成一个可以求解的矩阵，放在FPGA里求解。俩在一起在FPGA里联合仿真，这样会不会很好用。PRBS或者CDR之类的如果资源够也可以统统往里塞。这样也许可以一劳永逸的解决问题。

如果你也感兴趣或者有更有趣的想法，欢迎找我交流。

sjliu0514

standli 发表于 2025-5-7 01:11
我个人理解的CTLE和DFE有一个重要的区别是CTLE是线性的，DFE是非线性的。
CTLE的行为有点类似射频里的PA ...

非常感谢前辈的耐心讲解，尤其是举的这个例子很生像。

首先您说的FPGA联合仿真的事情：目前我实现了在matlab上进行CTLE和DFE联合仿真，做法是：使用双极点单零点CTLE模型，将H(s)转化成H(z)，从而实现了模拟CTLE的数字化，然后channel(也是这种方法实现模拟域到数字域的转换)/CTLE/DFE一起在数字域仿真。不知道和您说的FPGA的目的是否相同？
再说CTLE和DFE协作的方式，确实如您所说的那样：在不考虑噪声的情况下，以CTLE+3tapDFE为例：首先分析ISI的占比，在所有的后向ISI中，1-3tap的后向ISI占主要部分，如果单纯以CTLE后的眼图为最优，那么CTLE会为了尽量消除这1-3tap的ISI而对4tap之后的ISI均衡能力不足，而DFE对4tap之后的ISI是无能为力的，从而在全局看不是最优；最优的策略是，CTLE尽量消除1-3tap之外的ISI，而将1-3tapISI交给DFE处理，这样做的话会使得CTLE对1-3tap的ISI处于过均衡状态（不怕，有后续DFE）。
如果不打扰的话可以vx交流（sjliu0930）

standli

sjliu0514 发表于 2025-5-7 16:01
非常感谢前辈的耐心讲解，尤其是举的这个例子很生像。

首先您说的FPGA联合仿真的事情：目前我实现了在ma ...

和我说的不同，没有抽象在一个层级。
如果matlab可以做好联合仿真，那要SPICE monkey（analog designer）做什么？哈哈哈，开个玩笑，抱歉伤害到模拟工程师了。



大概使用过simulink进行DC-DC（buck）的仿真，那个仿真非常快速直观，并且灵活性好。对于模拟工程师来说，精度和速度都不够。

首先，Matlab是解释性语言类似BASIC，慢，甚至不如C/C++，更不用说FPGA了。
其次，因为本来建模的时候就有误差，抽取模型的时候肯定不可能像电路那样所有非理想效应都考虑进去。比如非线性，饱和，PVT变化，器件噪声。s-z 变换本身会引入一定的近似误差，特别是在高频区域或采样率不够高时。
最后，matlab的信号和参数通常都是double float，而实际数字电路（DFE）中，信号和系数会进行量化（定点数），这会引入量化噪声和精度损失。当然你可以做一些额外的工作，来让Matlab模拟定点运算。以上是Matlab自身的问题，如果对比利用FPGA仿真验证，还会有一些时序的细节和并发性不如FPGA。

不好意思，昨天的回复里关于FPGA部分我没有表达清楚，我的意思是用FPGA来实现DFE+CTLE的联合仿真，数字电路例化成FPGA里的LUT，即数字电路通过vivado综合在FPGA直接实现了（类似数字流程里的FPGA原型验证）。而模拟电路采用SPICE仿真，只不过SPICE仿真器本身直接使用FPGA去实现，即我刚才讲的矩阵（抱歉讲的太宽泛），利用FPGA去进行瞬态仿真。瞬态仿真有两个地方计算工作量大，一个是矩阵的LU分解，另一个是器件的evaluation，可能会比较难以实现。


因为DFE和CTLE是轻耦合的，利用matlab进行仿真一定程度满足要求。但是，一旦牵扯到CDR这种数字和模拟电路紧耦合的模块，FPGA的仿真优势很明显。当然，如果我这辈子只做CTLE这一个模块，我会想办法利用FPGA来实现CTLE，比如能不能用一组参数化的矩阵运算来近似CTLE行为，可能比纯软件行为级模型更快或者更适合于FPGA上的数字逻辑硬同步。这样总比实现一个FPGA上的SPICE要简单，然后还能和DFE一起玩，仿真结果和速度会舒服的多。


因为BER是金标准，一般回片之后实际测试，跑BERT都要挂好久才能累计够数据。你想想如果仿真阶段要确认BER的效果，是不是需要更久（涨数量级）？
Matlab更加侧重算法的快速验证，理论分析和系统级行为的早期探索，模型的抽象层次较高。FPGA 仿真更侧重于接近硬件实现的验证、长序列性能评估以及数模紧密交互的模拟。 它的模型（至少数字部分）更接近物理实现。







FPGA实现CTLE模型/加速器并与DFE联合仿真的想法，可以看作是希望将Matlab的灵活性与FPGA的速度优势在某种程度上结合起来，并提升数模交互的保真度。除了开发周期巨长，灵活性较低，调试困难，以及FPGA可能本身的资源就不够之外（哭死），FPGA进行仿真实在是没有其他缺点了。

你说的“不怕，后续有DFE” 约等于
只要 CTLE 处理后的 1-3 tap ISI 的幅度和特性在 DFE 的处理能力范围之内（即 DFE 系数有足够的动态范围和精度去匹配它们），并且 CTLE 没有因此过度放大噪声或引入其他难以处理的失真，那么这种“过均衡”就是有益的。 DFE 可以精确地减去这些被 CTLE “刻意保留”或“适度增强”的近端 ISI，而不会放大噪声。

CTLE 的“过均衡”并不是盲目的，而是由策略性的，目标是最大化整个均衡系统的效能，特别是要充分发挥DFE在消除特定ISI方面的优势，同时避免其缺点（如无法处理前向ISI，抽头数量有限）。