拉扎维如何定义鉴相器的死区

胭脂盗

鉴频鉴相器的特性中一个比较重要的特性就是关于死区问题，在很多文章中都会放上一张相位差-输出电压的图，表示相位差在小于某个值后，输出电压接近于零，认为此时最大不能正确输出电压的相位差为死区。其他文章对死区的解释原因
解释原因1：死区产生的根本原因是鉴频鉴相器不能产生脉冲宽度为无穷小的脉冲信号！
解释原因2：当鉴频鉴相器的两个输入信号相位差太小时，输出节点的电压并不能响应如此短暂的相位差，因为输出节点是电荷泵的开关，而开关是有栅电容，此时鉴相器输出时间太短，将导致栅电容充电时间不够，栅端不能达到开启电压，所以电荷泵不能响应如此小的相位差！


上面两者的区别在于，死区 是鉴相器造成的还是电荷泵造成的？

而拉扎维在模拟cmos书中pll章节中指出，死区是鉴相器的死区，那么和鉴相器的结构有关系，进一步看，也知道，复位信号的存在避免了死区，我想问，是不是所有具有复位方式的结构都不存在死区，或者说只有在没有复位结构的情况下，才有仿真死区这一说法，如果是这样，那么好多文章是不是偷换了概念

胭脂盗

我们再看文章的时候，经常出现相位差与输出电压的关系图，表示在相位差很小的时候，输出电压接近于零，认为这是鉴相死区，然而，这种仿真的方法有一个漏洞，就是它必须是与电荷泵以及滤波器一起连接仿真，才能得到相位差关于电压的关系图，那么这里的死区是鉴相器本身造成的还是鉴相器输出节点，也就是电荷泵的开关的开启能力造成的？？？我觉得后者的问题应该是电荷泵的问题，而不应该把它为鉴相器的死区

hyxdg123456

你好，今天看到你的内容，我想说一点我的理解：
1.分开看CP和PFD，两个电路都会有各自的死区。PFD的死区就是电流建立的最小时间；PFD的死区
就是鉴别最小的phase error。
2.合起来看CP和PFD，从量级角度分析。PFD的phase error基本都是在几十到一两百ps级别；CP的电流建立时间相较于前者可能在SSHTLV情况下大几百ps级别，所以从这一点来看死区时间可以按照PFD的来走。但是我们又不能因为让电流稳定而加大PFD reset loop中的delay时间，因为会有mismatch在，造成spur，但是只要相位噪声在我们spec内就行。后面的优化重点就是 快速响应和小mismatch 的电路架构研究。我相信这么长的时间你肯定也是见过优秀的结构了。
如果有更好的思路我们可以讨论。