IO模块衬底输出

moyunming · 发表于 2016-1-30 14:27:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在用HSPICE仿真IO的时候，发现有这样一个Schematic，输入为PADR，输出为两个PMOS的衬底输出F_NWELL，并且仿真显示当PADR为1.43的时候，F_NWELL的电压为4.12，当PADR为3.3的时候，F_NWELL为3.89.小弟表示这样完全不符合PMOS的工作原理呀，当栅极电压为3.3的时候，衬底电压咋是3.89呢？这样的话，PMOS是不是永远不会关闭呢？这个是个啥原理呢？模拟问题.png

moyunming · 发表于 2016-1-30 14:31:07

这样的设计好像只在IO模块里面有的吧

[求助] IO模块衬底输出

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1