在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: lvwei_1024

[求助] 请问3.3v电源下,如何只用2.5v的MOS管实现LDO,管子不被击穿

[复制链接]
发表于 2015-11-6 13:52:23 | 显示全部楼层
一般来说, LDO 你需要保证的是P管  nwell 最小耐压要大于3.3,然后保证你功率管vgs 在2.5V 内就OK了。不过听你这么说,应该是0.13 或者0.18工艺?一般都有2.5 od 3.3V的管子,不放心叫给od 3.3  mod,不过一般2.5 超压到3.3 也没撒 问题。
发表于 2015-11-6 15:25:26 | 显示全部楼层
回复 6# lvwei_1024

串联二极管不是很好的办法。因为这样会让用2.5V 元件来做3.3V转2.5V LDO的小面积优势消失。因为,用2.5V 的MOS 做LDO, 面积会比用3.3V MOS 小很多。你仔细想想,3.3V转2.5V , 代表MOS上drain 与source 的跨压(Vds) 只有3.6-2.5=1.1V, Vds 没有过压的问题。主要问题在于bias 电路与LDO 的passing element.
Passing element 就是一个PMOS, 当PMOS 要off 时,Vgs=0V, 没有跨压问题。当LDO的电流输出增加时,如果Vgs超过3V以上,就会有reliability 的问题。
如何把passing element 的Vgs clamp 在安全电压以内才是这个电路的设计要领。
发表于 2019-3-20 07:37:16 | 显示全部楼层
你好,请问你设计出来了吗?
发表于 2019-3-20 17:53:32 | 显示全部楼层
具体什么情况哪一个节点会有高压
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 01:53 , Processed in 0.014685 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表