在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 刘同学123

[求助] 关于CMOS单级运放电路设计,有2个不懂的地方,求助

[复制链接]
发表于 2015-5-14 22:28:57 | 显示全部楼层
回复 8# 刘同学123


   不客气,有问题可以加我Q(525333408)一起讨论,我也是刚入门
 楼主| 发表于 2015-5-15 10:38:55 | 显示全部楼层
回复 11# qiuhewufeng


   好的
发表于 2015-5-17 11:16:28 | 显示全部楼层
发表于 2015-5-17 13:15:57 | 显示全部楼层
看来大家都是新手,我建立一个群,新手共同成长的群。我们可以一起讨论。457214611
发表于 2015-5-17 22:13:38 | 显示全部楼层




   赞·······
发表于 2015-5-17 22:14:27 | 显示全部楼层


1、主放大器采用PMOS管作为输入管,能获得较高的相位裕度。能说说为什么用PMOS能获得较高的相位裕度吗?
2 ...
刘同学123 发表于 2015-5-12 19:08




   我最近也在研究这个运放,连偏置都有点像啊  不过我是电流源偏置
发表于 2015-5-18 08:16:23 | 显示全部楼层
楼主的运放增益和带宽分别是多少?带多大负载?用哪个工艺?
发表于 2015-5-18 08:19:57 | 显示全部楼层


次极点频率应该是指第一非主极点,对于折叠式运放,一般来说,第一主极点在输出端(RCL),第一非主极点在折 ...
qiuhewufeng 发表于 2015-5-14 10:30




   这中单端输出的运放,输出电压是怎么确定的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 07:49 , Processed in 0.019730 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表