在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1769|回复: 4

[求助] systemverilog for vetification中的问题

[复制链接]
发表于 2015-4-27 21:25:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
systemverilog中size(array)与array.size()有什么区别?
发表于 2015-4-28 11:13:04 | 显示全部楼层
size()是自己写的函数吧?array.szie(),是标准自己带的。
 楼主| 发表于 2015-4-28 19:48:35 | 显示全部楼层
回复 2# A1985
这是systemverilog验证中的话语,完整的话是对于定宽数组,队列可以使用$urandom_range($size(array)-1),而对于队列和动态数组还可以使用$urandom_range(array.size()-1).不了解这2个的区别
发表于 2015-4-29 09:16:32 | 显示全部楼层
$size(array)为系统函数,好像是verilog里的;array.size()是数组处理的方法,sv中的
 楼主| 发表于 2015-4-29 16:55:19 | 显示全部楼层
回复 4# qyxu1979
谢谢,了解了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:12 , Processed in 0.016746 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表