请教一个混合电路的时序验证问题

muduo · 发表于 2015-4-20 15:38:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教一个比较大的话题：本人做的产品既有纯数字部分：RTL实现、综合、布线；也有手画的数字电路：功能也是一些组合逻辑、时序逻辑。现在两个放到一起验证，比较头疼的是时序这部分，纯数字电路可以用RTL+SDF来实现，但HANDDRAW部分比较麻烦，每个管子都是靠电路设计这自己写的DELAY，但非常不准且不可靠。FULLCHIP HSPICE或者HSIM可以来检查一定的时序，但因为太慢了，所以跑的覆盖率非常有限。所以想请教一下各位大牛：业界一般这种产品时序在VERILOG或者VHDL环境中如何做FULLCHIP验证的？

A1985 · 发表于 2015-4-20 15:49:58

先1：手画的转为verilog + 自己的rtl。。功能仿真。
2、SPICE+RTL混合功能仿真。
3、spice +NETLIST后仿真。

icfbicfb · 发表于 2015-4-21 10:33:30

混合电路仿真最麻烦了，要看看相关flow

muduo · 发表于 2015-4-21 13:06:32

回复 3# icfbicfb

哪里有？

eagle654321 · 发表于 2015-4-24 09:56:33

ams 应该可以

[讨论] 请教一个混合电路的时序验证问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2