在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2268|回复: 5

1T 8051 是否使用 pos/neg edge trig

[复制链接]
发表于 2013-10-8 10:54:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
早期 8051 是 12 clock = 1 cycle .  不知道是否是 pipeline ?  
所以須要 12 clock 做一個指令
後來出現 turbo 8051  4 clock = 1 cycle , 但是 如果是 1T 8051
是內部 pll 昇上去?  
還是 rtl code design 是 pos/neg edge trig 都使用 ?
发表于 2013-10-10 08:16:53 | 显示全部楼层
1T的51使用3级或者更多流水线,不需要PLL升频,也不需要使用双沿设计。
 楼主| 发表于 2013-10-11 08:26:47 | 显示全部楼层
那為何以前 8051 須要 12 clock 做一個指另 ?
发表于 2013-10-16 11:05:28 | 显示全部楼层
这个。。。
发表于 2013-10-17 09:30:44 | 显示全部楼层
51不知道,96系列的是三个时钟做一个机器周期。因为内部是用动态电路,因此需要多相时钟。用动态latch做存储单元
 楼主| 发表于 2013-10-17 09:38:40 | 显示全部楼层
8096 須要使用 dynamic logic ? 又沒有多快
早期是有 domino logic , True single phase , clock CMOS ..
但是現在應該多數都使用 cmos , 代clock place routing 有 delay  skew 會增加問題 .
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 02:20 , Processed in 0.019613 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表