在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2689|回复: 6

[讨论] 对FPGA的PLL供电,可以使用DC-DC吗?

[复制链接]
发表于 2013-8-17 19:48:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用的是cyclone III的FPGA,它的PLL供电电压要求为2.5V,想用DC-DC对它进行供电。不知可行否。另外不知道PLL对供电电压的纹波有什么样的需求啊,找了半天都没找到资料,求好心人解答一下,不甚感激!
发表于 2013-8-19 09:26:55 | 显示全部楼层
回复 1# 半人小马


    好像FPGA里面的PLL一般都是用LDO供电的吧?
 楼主| 发表于 2013-8-19 22:02:52 | 显示全部楼层
是,现在想用DCDC,不知可否啊
发表于 2013-8-20 09:29:01 | 显示全部楼层
回复 3# 半人小马


    这个得看PLL的要求了,没有搞过PLL,不晓得PLL对电源的噪声和纹波有无要求。如果不考虑效率,LDO肯定是首选的。。。
发表于 2013-8-26 10:10:25 | 显示全部楼层
没啥不可。注意滤波方案就好了。
发表于 2013-9-17 09:42:54 | 显示全部楼层
同樓上意見..ripple不要過大的話
沒甚麼不可
发表于 2013-9-17 10:50:13 | 显示全部楼层
记得PLL功率不大,用SMPS有些大材小用,很可能最后的效率还不如LDO. 而且如果做闭环的话很复杂。当然,能用是能用的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-26 04:28 , Processed in 0.030365 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表