ams混合信号仿真, 多位pin匹配

cyydx

今天下午用Cadence的ams仿真ADPLL，模拟和数字模块都已经弄好了，elaborate也完成了，然后就出现“AMSD has detected that the LD_ASSUME_KERNEL environment variable is set. The tool will not run because this may lead to unexpected behavior during simulation. You must unset the LD_ASSUME_KERNEL environment variable.”的error，无法仿真下去，有人知道这是出了什么问题吗？应该怎么解决？

上面的问题老师已经帮我解决了，将该环境变量注释掉了。还想问一下ams仿真，生成的数字模块的输出多位pin标的是dP[7:0]，而对应的模拟模块的输入我标成了dP[0:7]，dP[7]都是最高位，连到这两个pin的wire我都标的是dP<0:7>，这样是不是数据传递正好反了，把数字输出的最高位传到了模拟输入的最低位？谢谢！

确实是连接反了，已经更正。还有一个问题就是系统中的模拟模块单独用sprectre仿真过，而ams仿真过程中，发现模拟模块的一个子模块的某些内部信号的延迟与单独仿真模拟模块时不同，不知道是怎么回事？这个信号完全是该子模块内部的，该子模块就没有引出相应的端口。后来我新建了一个schematic，按一般模拟电路仿真方法用sprectre对模拟模块进行仿真；然后再给这个schematic建一个对应的config，进行ams仿真，发现信号的延时仍然是不相同的，不知道是不是仿真器的问题？谢谢！

hujiaomianhao

学习中!!!