在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4206|回复: 3

[求助] 请教一个Debussy混合编译问题

[复制链接]
发表于 2013-3-22 17:38:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人下载了一个VHDL的IP核,要和其他的verilog IP一起使用,本人的仿真工具是modelsim,我可以使用modelsim对这些模块进行仿真,但是使用Modelsim对这些模块仿真以后,看波形实在太不舒服了,也无法把波形和代码相关联。所以我查了一些资料,使用fsdbDumpfile函数把它生成为sfdb文件,希望用debussy打开。但是现在有两个问题:1.生成的fsdb文件没有加载任何VHDL模块的信号,我无法查看VHDL IP里面的任何内容,只能看到verilog 的IP和testbench里面的东西。
2.我无法用Debussy软件同时打开verilog和VHDL写的IP,虽然我在verilog写的tb里面可以同事调用两个模块,但是只限于modelsim认识,debussy不认识,我没法把fsdb文件和rtl代码相关联。
请问诸位高手如何解决这个问题啊?
发表于 2013-3-25 08:46:59 | 显示全部楼层
debusy中一个窗口是专看代码的,有个叫nWave的是专看波形的,把代码和波形都成功加载进去,然后:
使用鼠标中键,拖动代码中的一个信号至波形窗口,即可显示它的波形。
发表于 2013-10-27 09:58:03 | 显示全部楼层
debussy在看波形同时与verilog和VHDL的信号相关联的时候,需要先用debussy编译你自己的verilog和VHDL,但是编译这两种语言是需要不同的命令,你可能是再debussy编译的时候只编译了verilog,并没有编译VHDL,所以在你的波形中看不到VHDL模块的信号
发表于 2016-4-27 10:08:58 | 显示全部楼层
回复 1# jamesning

请问您这个问题后来是如何解决的呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 06:23 , Processed in 0.020662 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表