uvm中如何添加systemc编写的参考模型

guo555long · 发表于 2012-10-25 19:01:19

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大神，uvm中，如何将利用systemC编写的reference module利用TLM连接到验证平台中啊？有没有相关的书籍或例子可供参考的？

zzczx · 发表于 2012-10-26 15:17:05

看下cadence的文档吧。貌似就cadence扩展支持了e语言和systemc

26000 · 发表于 2012-12-7 14:24:07

cadence扩展支持了e语言和systemc

jing0806forever · 发表于 2019-2-26 14:13:00

请问这个问题解决了吗

[求助] uvm中如何添加systemc编写的参考模型