芯片保持时间不满足，板级有什么修正的好办法没？

sdl3399 · 发表于 2011-12-8 15:38:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有一款SOC芯片，需要外接两片SRAM，SRAM型号为：K7N643645，两片组成64*2M存储系统。SRAM工作频率和SOC工作频率一致，都是200M。现在设计的SOC芯片里面的SRAM控制器与外接SRAM的信号保持时间有点不满足，在芯片后端PRIMETIME的静态时序分析报告里有违规，静态时序分析一共覆盖4种情况：Wc_cworst（temperature : 125 ;voltage : 1.08 v.），Bc_cbest（temperature : 0,voltage : 1.32 v），Ml_cbest（temperature : 125,voltage : 1.32 v），Tc_typical（temperature : 25,voltage : 1.2v）。现在芯片在Bc_cbest时序有违规，保持时间不满足，具体数值大概在-0.4ns左右。现在想在板级修正这个时序违规，以确保芯片能正常工作，不知道各位高手有什么好的办法没？

peleGuo · 发表于 2011-12-17 15:24:23

用两个不同的延时电路加反相器

loopgain · 发表于 2011-12-18 16:17:38

改变电压电压试试

xiaolizhi · 发表于 2011-12-20 18:26:20

家电容

msr2573 · 发表于 2011-12-28 10:11:40

我也遇到这种问题，你最后怎么解决的？

xiaolizhi · 发表于 2011-12-28 13:37:51

传输线延迟

terry2003aa · 发表于 2012-1-9 10:32:04

改变电压电压试试

sun_ic · 发表于 2012-1-9 14:05:46

200M的话一个周期是5ns左右。把给SRAM的时钟或者strobe信号在板子上走锯齿线延时一点应该可以。

[求助] 芯片保持时间不满足，板级有什么修正的好办法没？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1