芯片测试

corball

芯片测试是一个专业性非常强的话题,有讲SoC测试，如何使用扫描链提高测试效率的（当然要在速度和经济等性能上作一些牺牲）；存储器如何测试；甚至在设计上做到如何Design For Test。这里，我们也聊不了这么深的专题，不过是随便谈谈芯片测试的一些非技术性的表面话题。
首先芯片测试分为那几个阶段。芯片从圆片下线到成品一般经历中测和成测两个阶段。中测就是直接测试原硅片，使用特制的探针卡，通过探针台（Probe），将芯片的信号转接到PCB级别的测试设备（ATE）。在ATE设备上根据芯片的产品特性设计测试向量，ATE设备和Probe联动，实现探针和芯片的物理接触->加测试激励->测试结果（电子成品率图/打墨水点）->移动探针，进行下一个测试。为了提高测试效率，可能进行几个DIE的同步测量。中测结束后，普通DIP/模块等封装的芯片圆硅片会进行减薄（thinning）和划片（dicing）并贴在专用的蓝膜上，用于成品的封装，成本的测试设备要比ATE测试便宜，环境要求也没有那么高，这就是成测（成品测试）。还有一类特殊的成品测试，这就是COG/COF的封装芯片测试。由于COG/COF封装芯片只是将圆硅片级的DIE做一下Gold Bump处理，然后使用ACF胶Binding，因此，COG/COF封装的芯片成品测试还需要使用Probe和ATE测试设备，但是探针卡的材料可能会有所变化，这主要是GoldBump材料和芯片PAD的顶层金属材料差异导致的。
一个成熟的设计和加工工艺，中测和成品测试总的成品率应该在95%以上。这两种测试都不能省，因为我们都知道前一工序的1元钱缺陷在后一工序需要使用一百元来补偿的道理，因此，不合格的产品应该在最初的阶段发现并处理掉。不过芯片的设计工作范围很宽，比如：-20~80度，或者1.8~3.6V，可是实际虽会用在这么宽的范围呢？欧美的芯片测试成本可能占到芯片成本的20%-30%，亚太地区可能在10-20%，我们的标准可能更低一些，有道是：大不了客户要100个，我们给110颗算了。这是若干年前台湾这么干的，那些从台湾教导我们如何做芯片设计的人也是这么和我们说的。不过内，台湾或者将测试成本抬高了，向欧美看齐，我们也不能一味去填充台湾高升后的空白，也不妨多做测试，超一些近路，做得地道一些。

waixq7

说的不错

zyyttl

学习了

corball

集成电路/半导体分立器件的应用范围很宽，测试方法也很多，比如还有采用光学法测试的，这里说的只是较为通用的一部分。新近从朋友那里得到一些知识和大家共享：从测试电路->Load board->探针->电路的PAD，电路的负载电容大约有60~-70pF的电容，因此，如果你芯片 PAD的标称负载小于这个量值，测试是没有价值的；如果你的输入电容小于这个量值，那么你需要考虑LVDS设计（不都是产品指标需求噢）。仅供参考。

AnnaWang

学习了

哈皮小小怪

学习