在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3845|回复: 7

[求助] 在使用Formatily时当载入一个ram文件时出现的问题

[复制链接]
发表于 2010-8-25 18:36:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在使用Formatily时,当载入一个双口ram后,在执行set_top之后,当elaborating到这个文件就卡死在这里不动了,不知各位有没有遇到过这种情况?望各位指点。
发表于 2010-8-26 17:26:29 | 显示全部楼层
需要把ram的.db文件读进去
发表于 2010-9-9 17:48:40 | 显示全部楼层
直接把RAM设成blackbox
 楼主| 发表于 2010-9-10 10:54:26 | 显示全部楼层
多谢楼上几位,我是做RTL到综合到FPGA的形式验证,我把memory改的小一点他就过了,memory太大就要很久。
发表于 2010-9-10 20:54:17 | 显示全部楼层
ding........................
发表于 2010-10-15 16:11:06 | 显示全部楼层
没遇到过。
发表于 2010-10-19 01:23:37 | 显示全部楼层
thanks
发表于 2010-10-20 19:41:41 | 显示全部楼层
thx....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 10:01 , Processed in 0.020188 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表