设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC讨论区 › 高手讨论区：SoC后仿真
1234
返回列表 发新帖
楼主: elec_zxm

[讨论] 高手讨论区：SoC后仿真

[复制链接]
cyh2011
发表于 2012-1-27 14:02:12 | 显示全部楼层
顶一下
回复 支持 反对

举报

zhulinxiaoxi
发表于 2012-1-28 22:04:39 | 显示全部楼层
回复 25# irun2


    Nc_verilog吧
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kevin249
发表于 2012-2-11 20:59:56 | 显示全部楼层
看波形Verdi不咋给力  四五百M的波形文件要解压 然后占内存过于严重
回复 支持 反对

举报

RNA2012
发表于 2012-2-19 14:04:36 | 显示全部楼层
Synopsys VCS, Cadence Incisive Enterprise Simulator都可以。Cadence的工具会分-L/-XL/-GXL license版本，对芯片规模有不一样的限制。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhengkaiwhy
发表于 2012-2-23 15:46:15 | 显示全部楼层
灰常感谢！~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-18 17:03 , Processed in 0.025855 second(s), 18 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表