在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2439|回复: 1

[解决] current steer DAC 中遇到的测试问题

[复制链接]
发表于 2010-7-15 14:26:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾:
      在测试一款10位电流型DAC中,遇到一个问题,即就是在dnl和INL测试时,由万用表读出的数据的最后三位都在跳变,万用表精度为6位半,这样一跳变,感觉成了3位半了,该DAC的LSB为1.2mV.
      用该万用表测试其他稳定电压时,只有最后一位跳变,这证明万用表正常.
      测试时,所有时钟源都被关掉,证明不是由于时钟引起.
请问这么不稳定的输出电平,是由什么引起的呢?
谢谢
发表于 2012-6-24 16:12:52 | 显示全部楼层
什么好事
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 02:44 , Processed in 0.015199 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表