求助：STIL语言中的MatchLoop命令的使用

mayaking

我现在正在ATE上测试test vector，发现chip在测试中的输出值会有时间点不确定的情况（chip的design造成的），本来chip应该输出一个确定pulse的时间点可能提取一点也可能滞后一点。这种情况会给ATE测试造成很大的麻烦，需要ATE有同步的功能，就是需要ATE在跑的过程中暂时停下，等待chip输出这个pulse，然后再继续跑，这样后面的vector才能被ATE正确的采集对。
我觉得这个同步问题只能由ATE C program解决，或者由pattern自己解决（我们用的是STIL格式pattern）。
我在STIL语言中找到一条MatchLoop命令，不知道有没有哪位高手用过，感觉可以解决这个问题，
比如：
V {allpins=01 01 0000 HHHH XX;} （1）
MatchLoop 1000 {
V {allpins=01 01 0000 XXXH XX;}   （2）
BreakPoint;
}
V {allpins=11 11 0000 XXXX XX;}    （3）
只要在1000次loop中（2）的输出成立，就可以跳出来跑（3），否则一直循环直到1000后跳出。
不知道我的理解对不对？高手指点。
如果pattern中的MatchLoop办不到，ATE C Program可以吗？谢谢！

creese

你的pattern在上ATE之前后仿了吧?是否timing violation解决了?

mayaking

你的pattern在上ATE之前后仿了吧?是否timing violation解决了?
creese 发表于 2009-10-24 09:28

                               
登录/注册后可看大图

仿了，没有timing violation。这个问题和后仿真没什么关系的，是如何在ATE机器上实现同步的问题。

dft2009

楼主你好，小弟不才，不能回答你的问题！但有一事想请求帮助，楼主能否把你现在做的ATE要求的测试参数（如测试时钟等）发给我一份。小弟最近在学习做DFT，特向您求助！

跪谢中。。。。

ywx1984

非常nx

mayaking

楼主你好，小弟不才，不能回答你的问题！但有一事想请求帮助，楼主能否把你现在做的ATE要求的测试参数（如测试时钟等）发给我一份。小弟最近在学习做DFT，特向您求助！

跪谢中。。。。
dft2009 发表于 2009-10-29 19:32

                               
登录/注册后可看大图

抱歉，好几天没上来了。不同的情况做ATE可能会用到不同的测试时钟，（1）比如在ATE机器上只跑function pattern，测试时钟和芯片的运行时钟大致相同，（2）如果在ATE机器上跑ATPG pattern，测试时钟是你做scan chain插入和ATPG pattern生成时设定和验证的，具体多少要看具体要求了，比如工艺，最后芯片的面积，测试成本等。一组具体的测试输入参数对于学习DFT，我个人觉得意义不大，我做的项目只需要4MHz的测试时钟。学DFT还是从理论学习开始比较合适，等有了基础知识再做相关的项目（比如scan chain插入，ATPG pattern或者function pattern产生，ATE机器实际操作），才会有进一步的体会。

mayaking

再次求助啊！
有没有高手知道上面的问题怎么解决啊？
一般做ATE测试，都是ATE机器向chip送出测试向量，然后检查chip是不是正确的输出了期望的测试向量。这是一个单向的过程。
而我遇到的情况是，需要ATE机器向chip送出一段测试向量，等待chip输出一个的测试期望值（一个脉冲），这个等待时间可能是1～4个测试时钟，然后ATE机器再接着送出下面的测试向量。这是一个ATE机器和chip握手的过程。我是想利用这个握手的过程来做一个ATE机器和chip之间的同步，因为我们的chip送出这个脉冲期望值的时间点不定，可能是下面1~4个测试时钟内送出。我需要这个同步，然后才能接着做后续的向量测试，否则后续的向量都有可能在1～4个测试时钟之间抖动。这个同步可以去除这个“抖动”。
谢谢！

inspectb

没用过ATE,我对DFT还没搞懂呢呵呵， 请问你们是公司是做芯片设计的吗还是制造的，如果是设计的，你们公司买了ATE吗？好像这个投入挺大的哦。问下高手，做DFT自底向上时，如何在顶层让工具知道底层已经做了扫描链。我的QQ3097550，希望不吝指教哦。

inspectb

我的QQ30967550，希望不吝指教哦。刚才少了个6,不好意思哦。我的键盘不好用啊。

manu2110

thanks