在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9601|回复: 2

【书中错误】Digital Integrated Circuits A Design Perspective 书中的错误

[复制链接]
发表于 2009-7-3 13:34:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位达人:
近期学习数字集成电路教材Digital Integrated Circuits A Design Perspective,2ed,Jan M.Rabaey,
发现书中有一处疑似错误,和大家一起参详一下:
第六章,关于用逻辑努力的方法优化链延时的,公式6.17以及下面的例题a,b,c的值都是错的。详见附图。
我查了下该书附的PPT(大家很熟悉的那个),PPT上面的a,b,c结果和书中不一样,PPT上面应该是对的。
请各位达人一块参详下。
拜谢。

我是先学Weste的CMOS VLSI Design-A Circuits and Systems Perspective,这本书关于逻辑努力的阐述比较简洁易懂些,发现Rabaey书的疑似错误。
Sutherland 的Logical Effort-Designing Fast CMOS Circuits是原著,现在还没时间看。
book.JPG
PPT.JPG
发表于 2012-8-31 13:59:17 | 显示全部楼层
ding~~~~~~
发表于 2012-10-27 00:06:54 | 显示全部楼层
ding~~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-20 03:34 , Processed in 0.020600 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表