frame等信号线的实现问题

lijiasi

小弟正在做北桥芯片pci接口设计，对于frame等一批交易控制信号的原理有一些不清晰的理解。协议上说这些是双向三态信号，frame信号线在同一时间只能被一个主设备所驱动  ，在用verilog编码的时候怎么实现这根信号呢?主设备怎么知道当前的frame信号是由谁来驱动，以及自己什么时候有权驱动frame信号以声明新一次的交易呢？谢谢了

qipeihong

FRMAE#信号是一根inout信号，PCI规范里边规定信号类型为S/T/S，即在交易结束后还要再驱动一个周期的高电平。
先说一下这个信号代表的意义：
       该信号代表一次传输交易的开始，低电平有效，也就是说，FRAME#有效的第一个周期是地址信号，如果是单次读写交易的话，FRAME#有效一个周期，然后IRDY#在FRAME#无效时置有效，而FRAME#无效，IRDY#有效则代表最后一个数据的传输（burst交易中，当然与单次读写交易也不矛盾）。
      至于FRAME#什么时候可以驱动，一个主设备发起一次交易，它首先要申请总线，即置REQ#信号有效，中断控制器会根据一定的算法，选择一个主设备并允许它使用总线，即置相应的GNT#信号有效，主设备会去检测自己的GNT#信号，如果有效就获得了总线控制权，但这时候还不能立即驱动FRAME#到总线上，因为有可能已经获得了总线控制权，但其他设备还未释放总线，因此判断自己能不能驱动总线的条件是GNT#有效，FRMAE#以及IRDY#均无效。

      不知道讲的够不够清楚，如有不当，还请指正，本人也正在学习，:-)，共同进步。另外发现这个论坛的管理员就没出来过回答问题，真是气愤。不知道管理员整天在干啥。在我们需要帮助的时候，他们呢……

tianhaibo7

回复 2# qipeihong


   请问，在设备获取总线控制权后，会往总线上发frame、irdy。此时，仲裁器赋给该设备的GNT信号何时才拉高变无效呢。

a444222

仲裁器赋给该设备的GNT信号何时才拉高变无效呢。