BUCK各点电流电压问题

夏至秋分

   

chf1 发表于 2023-5-24 10:45
那你这个振荡我不太清楚，按理来说，VSW可能因为管子尺寸过大产生时钟耦合而出现过冲，但你这个振荡就有 ...

做双NMOS管的死区是要在功率管电平移位后面吗?如果这样那被抬升的电压怎么与续流管未抬升的电压进行死区设计?
在DCM模式下工作只有前面开启的一小段时间能进行管子的高低电平输出，但fb电压一直上升，ea输出先到vdd然后降到gnd，没有比较是为什么？