EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 用synplify综合xilinx的最大器件vu19p时，synplify提示不支持GCC和dw lib。 [打印本页]

作者: m006 时间: 2024-10-9 16:40
标题: 用synplify综合xilinx的最大器件vu19p时，synplify提示不支持GCC和dw lib。
gcc：global clock gating

dw lib：designware。

综合其它器件没有这个问题，怀疑是synopsys故意留了一个bug。大家有没有遇到这个问题？

作者: 15030135938 时间: 2024-10-12 11:40
本帖最后由 15030135938 于 2024-10-12 11:50 编辑

需要这两个功能的时候我都是用xcvu19p_civ综合，再用vivado选xcvu19p布线。

作者: m006 时间: 2024-10-12 13:31
谢谢，我马上试一下

作者: m006 时间: 2024-10-12 14:17
在synplify GUI里试了一下，选择19p_civ还是不行。GGC那个tab还是灰色的，提示不支持这个器件。我用的版本是2023.03-sp1. 还有其他设置吗？

作者: m006 时间: 2024-10-12 14:20

15030135938 发表于 2024-10-12 11:40
需要这两个功能的时候我都是用xcvu19p_civ综合，再用vivado选xcvu19p布线。

选择19p_civ器件，还是不行。我用的版本是synplify2023.03-sp1。还有其它设置吗？谢谢

作者: m006 时间: 2024-10-12 14:43
在synplify2023.03-sp1里改成19p_civ还不行，GGC那个界面还是灰色的。请问还有其它设置吗？

作者: henry101422 时间: 2024-10-14 16:40
型号换13p吧，然后vivado p&r的时候用19P应该可以

作者: m006 时间: 2024-10-14 16:45

henry101422 发表于 2024-10-14 16:40
型号换13p吧，然后vivado p&r的时候用19P应该可以

我也是这样做的，但是规模超过13p的125%时，就不行了。很讨厌.

作者: henry101422 时间: 2024-10-14 17:13

m006 发表于 2024-10-14 16:45
我也是这样做的，但是规模超过13p的125%时，就不行了。很讨厌.

可以考虑拆分一下design

作者: 15030135938 时间: 2024-10-14 17:50

m006 发表于 2024-10-12 14:17
在synplify GUI里试了一下，选择19p_civ还是不行。GGC那个tab还是灰色的，提示不支持这个器件。我用的版本 ...

我用2022可以。

作者: jinlove102 时间: 2025-1-22 11:41
请问目前有什么解决办法么？

作者: jinlove102 时间: 2025-1-22 11:42

15030135938 发表于 2024-10-14 17:50
我用2022可以。

请问一下，具体是2022的哪个版本？谢谢

作者: biangbiang8899 时间: 2025-1-22 17:31
Starting with the Q-2020.03-1 release version of the Synplify tool, prototyping
features are not supported in the Synplify tool for AMD/Xilinx VU19P and
Versal devices, or for Intel/Altera Agilex 7 and Stratix-10 10M devices. These
prototyping features include, Gated Clock Conversion (GCC), Netlist Editing,
DesignWare component mapping, Bind and Force, Unified Power Format
(UPF). For FPGA-based prototyping, consider using the Synopsys HAPS
product family. For more information, contact Synopsys support.

作者: biangbiang8899 时间: 2025-1-22 17:32
本帖最后由 biangbiang8899 于 2025-1-22 18:07 编辑

Synopsys将该功能屏蔽了，可以通过一些技术手段打开。参考：
请破解大佬看看，synplify的这个feature能不能破解掉？ - EDA资源使用讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

作者: jinlove102 时间: 2025-1-22 19:22

biangbiang8899 发表于 2025-1-22 17:31
Starting with the Q-2020.03-1 release version of the Synplify tool, prototyping
features are not su ...

但是大佬你不是在另外一篇帖子里说可以在VU19P里使能GCC么？求大佬分享一下，谢谢

作者: 15030135938 时间: 2025-1-23 14:45

jinlove102 发表于 2025-1-22 11:42
请问一下，具体是2022的哪个版本？谢谢

T-2022.09-SP1

作者: jinlove102 时间: 2025-1-26 16:14

15030135938 发表于 2025-1-23 14:45
T-2022.09-SP1

好的多谢

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)