EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: Fastscan simulation mismatch 问题 [打印本页]

作者: stanley3600 时间: 2021-8-2 22:51
标题: Fastscan simulation mismatch 问题
大家好

最近遇到一个fastscan simulation mismatch 的问题
想请教各位先进
刚接触这块，还请各位不吝指教
Mentor Tessent DFT问题讨论 - 讨论区 - EETOP 创芯网论坛 (原名：电子顶级开发网) -
和这篇蛮相似的，但是我的是出现 simulated XXX expected 0/1

无论使用 testkompress 或 lcverify流程皆可以运行但会出现以下violation
D5 - non-scan memory element
E5 - X-state propagation
且simulated 为XXX

但是去pattern看，把某些pin强制关成0，simulation就过了
(例如 Sleep在 pattern里被设定成 1，强制关成0即没有mismatch)

请问
1.除了软体盗版问题，还有其他可能因素吗?
2.还是说把某些PIN强制关掉是必要的程序呢?

恳请各位先进赐教

谢谢

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)