EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 版图设计准备与经验分享 [打印本页]

作者: huang.xiwei 时间: 2012-2-23 18:29
标题: 版图设计准备与经验分享
布局前的准备:
1       查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.
2       Cell名称不能以数字开头.否则无法做DRACULA检查.
3       布局前考虑好出PIN的方向和位置
4       布局前分析电路，完成同一功能的MOS管画在一起
5       对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。
6       对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点.
7       在正确的路径下(一般是进到~/opus)打开icfb.
8       更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错.
9       将不同电位的N井找出来.
10 更改原理图后一定记得check and save
11 完成每个cell后要归原点
12 DEVICE的个数是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线必须先有考虑(与经验及floorplan的水平有关).
13 如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。
14 尽量用最上层金属接出PIN。
15 接出去的线拉到cell边缘,布局时记得留出走线空间.
16 金属连线不宜过长；
17 电容一般最后画，在空档处拼凑。
18 小尺寸的mos管孔可以少打一点.
19 LABEL标识元件时不要用y0层，mapfile不认。
20 管子的沟道上尽量不要走线;M2的影响比M1小.
21 电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大。可以多个电阻并联.
22 多晶硅栅不能两端都打孔连接金属。
23 栅上的孔最好打在栅的中间位置.
24 U形的mos管用整片方形的栅覆盖diff层,不要用layer generation的方法生成U形栅.
25 一般打孔最少打两个
26 Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值.
27 薄氧化层是否有对应的植入层
28 金属连接孔可以嵌在diffusion的孔中间.
29 两段金属连接处重叠的地方注意金属线最小宽度
30 连线接头处一定要重叠，画的时候将该区域放大可避免此错误。
31 摆放各个小CELL时注意不要挤得太近，没有留出走线空间。最后线只能从DEVICE上跨过去。
32 Text2,y0层只是用来做检查或标志用,不用于光刻制造.
33 芯片内部的电源线/地线和ESD上的电源线/地线分开接;数模信号的电源线/地线分开。
34 Pad的pass窗口的尺寸画成整数90um.
35 连接Esd电路的线不能断，如果改变走向不要换金属层
36 Esd电路中无VDDX,VSSX,是VDDB,VSSB.
37 PAD和ESD最好使用M1连接，宽度不小于20um;使用M2连接时,pad上不用打VIA孔,在ESD电路上打。
38 PAD与芯片内部cell的连线要从ESD电路上接过去。
39 Esd电路的SOURCE放两边，DRAIN放中间。
40 ESD的D端的孔到poly的间距为4,S端到poly的间距为^+0.2.防止大电流从D端进来时影响poly.
41 ESD的pmos管与其他ESD或POWER的nmos管至少相距70um以上。
42 大尺寸的pmos/nmos与其他nmos/pmos(非powermos和ESD)的间距不够70um时,但最好不要小于50um,中间加NWELL,打上NTAP.
43 NWELL和PTAP的隔离效果有什么不同?NWELL较深,效果较好.
44 只有esd电路中的管子才可以用2*2um的孔.怎么判断ESD电路？上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二极管的作用.
45 摆放ESD时nmos摆在最外缘,pmos在内.
46 关于匹配电路，放大电路不需要和下面的电流源匹配。什么是匹配？使需要匹配的管子所处的光刻环境一样。匹配分为横向，纵向，和中心匹配。
1221为纵向匹配，12为中心匹配（把上方1转到下方1时，上方2也达到下方2位置） 21中心匹配最佳。
47 尺寸非常小的匹配管子对匹配画法要求不严格.4个以上的匹配管子,局部和整体都匹配的匹配方式最佳.
48 在匹配电路的mos管左右画上dummy,用poly,poly的尺寸与管子尺寸一样,dummy与相邻的第一个poly gate的间距等于poly gate之间的间距.
49 电阻的匹配，例如1，2两电阻需要匹配，仍是1221等方法。电阻dummy两头接地vssx。
50 Via不要打在电阻体,电容(poly)边缘上面.
51 05工艺中resistor层只是做检查用
52 电阻连线处孔越多,各个VIA孔的电阻是并联关系,孔形成的电阻变小.
53 电阻的dummy是保证处于边缘的电阻与其他电阻蚀刻环境一样.
54 电容的匹配，值，接线，位置的匹配。
55 电阻连接fuse的pad的连线要稍宽,因为通过的电流较大.fuse的容丝用最上层金属.
56 关于powermos
① powermos一般接pin，要用足够宽的金属线接，
② 几种缩小面积的画法。
③ 栅的间距？无要求。栅的长度不能超过100um
57 Power mos要考虑瞬时大电流通过的情况,保证电流到达各处的路径的电阻相差不大.(适应所有存在大电流通过的情况).
58 金属层dummy要和金属走向一致，即如果M2横走，M2的dummy也是横走向
59 低层cell的pin,label等要整齐,and不要删掉以备后用.
60 匹配电路的栅如果横走，之间连接用的金属线会是竖走，用金属一层，和规定的金属走向一致。
61 不同宽度金属连接的影响？整个layout面积较大时影响可忽略.
62 输出端节电容要小.多个管子并联,有一端是输出时注意做到这点.
63 做DRACULA检查时,如果先运行drc,drc检查没有完毕时做了lvs检查,那么drc检查的每一步会比lvs检查的每一步快;反之,lvs会比drc快.
64 最终DRACULA通过之后在layout图中空隙处加上ptap,先用thin-oxid将空隙处填满,再打上孔,金属宽度不要超过10,即一行最多8个孔(06工艺)
65 为防止信号串扰,在两电路间加上PTAP,此PTAP单独连接VSS PAD.
66 金属上走过的电压很大时,为避免尖角放电,拐角处用斜角,不能走90度度的直角.
67 如果w=20,可画成两个w=10mos管并联
68 并联的管子共用端为S端,或D端;串联的管子共用端为s/d端.
出错检查:
69 DEVICE的各端是否都有连线；连线是否正确；
70 完成布局检查时要查看每个接线的地方是否都有连线，特别注意VSSX，VDDX
71 查线时用SHOTS将线高亮显示，便于找出可以合并或是缩短距离的金属线。
72 多个电阻（大于两根）打上DUMMY。保证每根电阻在光刻时所处的环境一样，最外面的电阻的NPIM层要超出EPOLY2  0.55 um，即两根电阻间距的一半。
73 无关的MOS管的THIN要断开，不要连在一起
74 并联的管子注意漏源合并，不要连错线。一个管子的源端也是另一个管子的源端
75 做DRAC检查时最上层的pin的名称用text2标识。Text2的名称要和该pin的名称一样.
76 大CELL不要做DIVA检查,用DRACULE.
77 Text2层要打在最顶层cell里.如果打在pad上,于最顶层调用此PAD,Dracula无法认出此pin.
78 消除电阻dummy的lvs报错，把nimp和RPdummy层移出最边缘的电阻，不要覆盖dummy
79 06工艺中M1最小宽度0.8,如果用0.8的M1拐线,虽然diva的drc不报错,但DRACULE的drc会在拐角处报错.要在拐角处加宽金属线.
80 最后DRACULA的lvs通过,但是drc没有过,每次改正drc错误前可把layout图存成layout1,再改正.以免改错影响lvs不通过,旧版图也被保存下来了.
81 Cell中间的连线尽量在低层cell中连完,不要放在高层cell中连,特别不要在最高层cell中连,因为最高层cell的布局经常会改动,走线容易因为cell的移动变得混乱.
82 DRACULA的drc无法检查出pad必须满足pad到与pad无关的物体间距为10这一规则.
83 做DRACULA检查时开两个窗口,一个用于lvs,一个用于drc.可同时进行,节省时间.
容易犯的错误
84 电阻忘记加dummy
85 使用NS功能后没有复原(选取AS),之后又进行整图移动操作,结果被NS的元件没有移动,图形被破坏.
86 使用strech功能时错选.每次操作时注意看图左下角提示.
87 Op电路中输入放大端的管子的衬底不接vddb/vddx.
88 是否按下capslock键后没有还原就操作
节省面积的途径
89 电源线下面可以画有器件.节省面积.
90 电阻上面可以走线，画电阻的区域可以充分利用。
91 电阻的长度画越长越省面积。
92 走线时金属线宽走最小可以节省面积.并不需要走孔的宽度.
93 做新版本的layout图时，旧图保存，不要改动或删除。减小面积时如果低层CELL的线有与外层CELL相连，可以从更改连线入手，减小走线面积。
94 版图中面积被device，device的间隔和走线空间分割。减小面积一般从走线空间入手，更改FLOORPLAN。

作者: summerfieldh 时间: 2012-2-23 20:49
很好很强大

作者: helionacar 时间: 2012-2-25 23:50
关于第22条，多晶硅栅两端不能打孔连接金属，这是为什么呢？在画版图的时候确实会出现连接错误信息，但DRC和LVS都能过，实际测试来看，好像也并没有引起太大的问题，楼主能详细说明下这一条主要的考虑是什么吗？

作者: half_honey 时间: 2012-2-27 08:55
回复 3# helionacar

多晶硅栅两端打孔连接金属多晶硅变相的成为一段导体电阻较大具体的可以论坛搜索一下有相关信息

作者: helionacar 时间: 2012-2-27 21:38
回复 4# half_honey

确实，两端这么一连变相的栅极就像一个导体了，不过这样的危害体现在什么地方呢？

作者: helionacar 时间: 2012-2-27 21:42
回复 4# half_honey

确实，两端这么一连变相的栅极就像一个导体了，不过这样的危害体现在什么地方呢？

作者: half_honey 时间: 2012-2-28 08:19
回复 5# helionacar

导线用金属而避免用poly是什么原因？道理一样。

作者: helionacar 时间: 2012-2-28 09:27
回复 7# half_honey

能这么类比吗？因为我觉得栅极上基本上不会走电流啊，这样的话也不会造成压降啊

作者: half_honey 时间: 2012-2-28 09:35
回复 8# helionacar

http://bbs.eetop.cn/thread-309143-1-4.html

作者: helionacar 时间: 2012-2-28 09:56
回复 9# half_honey

看了下，应该也是分情况吧，我们做的时候为了减小热噪声，基本上都会把输入管的栅极两端都连起来，这反而有利于设计；根据回复来看，大部分人也同意两端可连，只是一些特殊情况下连两端得斟酌。个人觉得，单纯说栅极两端不可同时连金属是不准确的

作者: half_honey 时间: 2012-2-28 09:59
回复 10# helionacar

目前design给我的建议是大功率两端连一般器件不连。

模拟部分来看我觉得两端连根本没有必要。除非是小规模数字手工连线的时候出于面积考虑会用到。

作者: CXLDII 时间: 2012-2-28 10:06
很不错，受益匪浅

作者: professor_h 时间: 2012-3-1 00:33
多晶硅栅两端是可以同时打孔的，在栅比较长时，两端打孔还可以保证压降差小点~~

作者: 天之痕L 时间: 2012-3-1 11:53
难得LZ总结的这么详细

作者: huang.xiwei 时间: 2012-3-1 23:31
对，这个其实也是楼上朋友所说的那种情况，主要是看情况而定吧，一般的模拟模块的话就尽量避免在两头打孔，但是对于ESD器件和大功率器件的话还是可以加的，在ESD与大功率器件两端打孔应该是为了保证他们的一个开启一致，减小它们的压差！不知道各位是怎么理解的？

以上为个人理解！

作者: anja 时间: 2012-3-2 01:05
谢谢楼主分享

作者: half_honey 时间: 2012-3-2 08:45
回复 15# huang.xiwei

对，我的理解是大功率为了保证开启一致，两端接更有利

作者: someon 时间: 2012-3-14 16:08
在T厂I/O post driver里面，由于mos的W很大，也就是poly是细长的，在poly有电阻存在的情况下，要保证poly的两端是相同的电压，在poly的两端都打了孔连到同一个metal
用poly的导体特性当电阻用，导致两端有压差，是问题22的初衷
但是在gate比较大的时候，也正是为了解决这个问题，才将两端都打孔接到同一个metal

作者: hiky 时间: 2012-3-23 15:14
总结的不错。

作者: madboy21 时间: 2012-4-7 00:23
不错，学习了

作者: kelvinfeng 时间: 2012-4-10 10:58
難得用心總結

作者: 城市中的狼 时间: 2012-4-10 18:45
学习下，感谢楼主啊

作者: mutl1912 时间: 2013-1-11 16:24
非常受用，谢谢

作者: myfootprints0 时间: 2013-1-17 18:28
很值得看！谢谢分享！！

作者: tanrl 时间: 2013-3-19 19:17
强。。。。。

作者: Jjing 时间: 2013-4-3 16:44
哇，真牛逼啊！

作者: joyceQ 时间: 2013-6-19 18:11
35 连接Esd电路的线不能断，如果改变走向不要换金属层
这个为什么呢？

作者: zhumingzhu 时间: 2013-6-21 09:57
回复 27# joyceQ

换金属层要打孔，会增加ESD泄放回路的电阻，不利于静电泄放

作者: kingder1978 时间: 2013-6-21 10:30
很多人讨论22条
可以看得出来这是楼主的一个学习笔记，有人跟他说过这点他就记下了但当时肯定有一个特定的情况，至于是否可以接两端就是按情况而论，模拟版图这方面的事情很多啊。
首先接两端如果两条铝线长度不一，会造成压降，这是不允许的（也要看是DESIGN）,另外的话这种连接会造成回流，当频率高时又会有涡流，这样连接还要饶线，如果不饶线就要走器件上，等等都是问题。因情况而异，模拟就是这样。

作者: joyceQ 时间: 2013-6-21 15:10
回复 28# zhumingzhu

有道理，谢谢解答！

作者: spinichl 时间: 2013-7-5 16:27
这个要看看

作者: 75908367@qq.com 时间: 2013-7-10 08:38
好多好多

作者: 上帝同在 时间: 2013-7-10 13:45
ESD连线不建议换层是由于换层时扎的VIA会有台阶覆盖率的限制，覆盖不佳时电阻增大，大约是不换线的2倍。不利于ESD泄放。

作者: huang.xiwei 时间: 2013-7-29 09:15

有做版图的可以交流下，QQ545732280

作者: zhm08 时间: 2014-8-15 16:32
很实用的经验，谢谢

作者: 李苗苗 时间: 2015-7-6 19:37
很好，很全面

作者: QQ874283381 时间: 2015-7-7 16:29
赞一个，经验之谈~

作者: sunraiselee 时间: 2015-11-4 17:49
非常详细

作者: 棍棍儿 时间: 2015-11-9 13:28
厉害！新手还是很多看不懂

作者: 天上的叮叮猫儿 时间: 2015-12-29 10:13
学习了

作者: 时雨蒙蒙 时间: 2015-12-30 16:51
先看看，学习了！

作者: Pistol_sun 时间: 2016-2-28 22:28
好好。。。。。。。。

作者: userL 时间: 2016-3-19 12:34
感谢分享

作者: 月星 时间: 2016-3-29 12:53
写的很详细，学习了

作者: skytek 时间: 2016-3-31 17:08

作者: 泡泡ss 时间: 2016-7-18 21:40
回复 1# huang.xiwei

好详细啊

作者: suly 时间: 2016-7-19 09:50
帖子挺老的了

作者: 含雪 时间: 2016-11-23 17:39
从未涉及这一块，突然看这个有点懵，感谢楼主

作者: Mr.big 时间: 2016-12-8 16:49
就是分情况，并不是不能连。

作者: lichuyou 时间: 2017-3-13 16:42
可怕楼主太厉害了

作者: zxyzfjee 时间: 2017-3-13 19:30
好好!

作者: wangdan88li 时间: 2017-3-17 15:49
谢谢分享，学到了

作者: charle_song 时间: 2017-6-8 19:30
谢谢分享

作者: 月开 时间: 2017-6-19 23:24
新人受教了

作者: JSJXJCDL2017060 时间: 2017-6-21 09:36
谢谢分析

作者: VAEEE 时间: 2018-12-5 16:44
感谢楼主，很好的总结

作者: 啓啟 时间: 2018-12-5 21:33
评论区讨论的也很精彩

作者: 版图富翁 时间: 2018-12-5 22:32
关于第二十二条，一般mos电容都是这么接的，如何解？

作者: JC_09 时间: 2020-1-19 21:53
Thank you for sharing.

作者: 柏林大大 时间: 2020-11-3 13:28
受教受教

作者: 314835722 时间: 2020-11-5 14:26
学习一下

作者: zyq834 时间: 2020-12-7 12:08
非常好的分享，总结的很全面

作者: ydc273400 时间: 2020-12-8 10:40
还需继续努力

作者: 谭宁 时间: 2021-1-11 13:52
也是22条，如果是功率管要考虑两端都接

作者: ICrookiezzz 时间: 2021-2-18 19:29
111111

作者: Rhys 时间: 2021-3-6 08:33
(｢･ω･)｢嘿

作者: yangnn 时间: 2021-7-28 16:40
学习

作者: To70rO 时间: 2021-11-12 11:00

上帝同在发表于 2013-7-10 13:45
ESD连线不建议换层是由于换层时扎的VIA会有台阶覆盖率的限制，覆盖不佳时电阻增大，大约是不换线的2倍。不 ...

大佬能详细说一下这个台阶覆盖率吗？第一次听说这个东西

作者: weid 时间: 2022-6-2 17:10
谢谢

作者: 星海 时间: 2022-7-1 14:38

huang.xiwei 发表于 2012-3-1 23:31
对，这个其实也是楼上朋友所说的那种情况，主要是看情况而定吧，一般的模拟模块的话就尽量避免在两头打孔， ...

是的，压差保持一致

作者: 深耕逻辑 时间: 2022-7-11 09:27

half_honey 发表于 2012-2-28 09:59
回复 10# helionacar

就想知道，谢谢

作者: 今日的稻草人 时间: 2022-9-5 16:51
HXZDA

作者: 一口吃不成瘦子 时间: 2022-9-13 14:39
看起来比较有用

作者: note30933 时间: 2022-9-13 15:17
谢谢分享

作者: 风雨不动安如山 时间: 2022-9-16 15:37
插眼

作者: skydreamer 时间: 2022-9-19 15:29
学习了~~

作者: ncash0933 时间: 2022-9-29 13:43
谢谢分享

作者: policectsu 时间: 2022-10-11 09:01
太给力了楼主

作者: 风雨不动安如山 时间: 2022-12-27 21:23
学习了

作者: kingdexing 时间: 2023-2-21 11:30
小白问一个很基础的问题，金属线宽如何求？知道电流和线长的情况下

作者: jsonli0201 时间: 2023-2-21 16:21

kingdexing 发表于 2023-2-21 11:30
小白问一个很基础的问题，金属线宽如何求？知道电流和线长的情况下

需要知道所用金属线的过电流能力，一般是电学特性的文件中去找，有些在drc rule文件里面

作者: kingdexing 时间: 2023-2-21 17:20
OKOK，感谢解惑

作者: lyzztmnb 时间: 2023-2-22 09:56
学习学习

作者: arthur666 时间: 2023-2-22 10:22
受教了

作者: nomatterwhat 时间: 2023-2-27 13:48
22条，一般情况不允许，但是功率管是可以的

作者: 请让我看见你 时间: 2023-2-28 18:29
学习了

作者: 007myzzx 时间: 2023-3-7 17:17
已收藏

作者: 木子李木子 时间: 2023-5-5 13:58

To70rO 发表于 2021-11-12 11:00
大佬能详细说一下这个台阶覆盖率吗？第一次听说这个东西

来自百度：在半导体中，这是定义台阶覆盖性的一个名词。
在热氧化成膜、淀积成膜、涂胶、金属溅射时考量膜层跨台阶时在台阶处厚度损失的一个指标，就是跨台阶处的膜层厚度与平坦处膜层厚度比值的百分数，一般来说step coverage要求大于33%。不同的工艺，不同的膜层对它的要求不一样。

作者: 唐从威 时间: 2023-5-20 23:38
谢谢

作者: 模拟8生活吧 时间: 2023-8-14 14:13
谢谢分享

作者: 白雾灯 时间: 2023-8-15 18:12
撒旦萨芬

作者: 1243534865 时间: 2024-2-22 15:38
顶哦

作者: winkJinCai 时间: 2024-2-26 14:33
谢谢

作者: sixj_666 时间: 2024-4-28 20:34
cell名字不能以数字开头是为什么呢？我试了一下是可以检查drc的呀

作者: 我本是高山 时间: 2024-5-11 19:58
很好很强大

作者: jason.aliang 时间: 2024-6-4 16:51
46 放大电路不需要和下面的电流源匹配是什么意思？放大电路指的是什么，电流源的画一般版图没有画，都是仿真用的吧。

作者: yyaiyanzi 时间: 2024-8-7 16:11
感谢分享

作者: XPangZI 时间: 2024-8-13 11:32
插眼学习

作者: lbhnnyxy 时间: 2024-8-23 14:55
不错，学习了

作者: Analogyu 时间: 2024-9-24 21:17
感谢分享

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)