- 重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 (98篇回复)
- 万元大奖！PyAether【开放题目应答、自由作品征集、研究成果互认】征集全面开启！ (2篇回复)
- 年薪:100万-150万 招聘高级模拟ic设计工程师！ (10篇回复)
- ISSCC 2008-2025 全集(论坛帖子链接汇总) (34篇回复)
- 工业电子元器件物料在线查询下载 (50篇回复)
- 作为IC设计的你，实际coding的时间占你工作时间的多少？ (26篇回复)
- 数字设计的你们都在用什么编辑器做coding呢 (37篇回复)
- low power RTL 设计优化 (332篇回复)
- 如何看一个register的fanin cone和fanout cone呢？ (2篇回复)
- 这样写代码是不是应该叉出去！ (17篇回复)
- 逻辑综合问题 (16篇回复)
- ip交流 (294篇回复)
- ATPG执行run_atpg后卡住 (1篇回复)
- SoC设计指南：基于Arm Cortex-M（英文版） (14篇回复)
- 职业规划建议【5G基站 or Modem/ISP】 (3篇回复)
- 你用cadence工具多还是synopsys工具多？ (98篇回复)
- 数字IC设计硕士年收入起薪调查，自2020年起~ (71篇回复)
- mindshare modern dram (2篇回复)
- lattice cpld时序约束100M的时候最大能跑到85m,但是约束80M的时候提示最大只能跑74M是 (0篇回复)
- 如何使用 cadence自带的 adc_dnl_8bit 测量 DNL (16篇回复)
- 大家用什么画图工具？ (56篇回复)
- 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ (251篇回复)
- 第一次发帖，想问一下绿皮书第三版中的一句话 (1篇回复)
- 应届生毕业工作意愿方向调查 (22篇回复)
- 已有CentOS系统下Synopsys DC工具，求会安装TSMC 28nm工艺库，有偿 (2篇回复)
- NVMe高速传输之摆脱XDMA设计25：UVM验证 (0篇回复)
- [原创] USB3.0软核，打破Xilinx 无USB3.0不足限制 (26篇回复)
- 安装Vivado2015.4，解压后点击xsetup.exe没反应，怎么办？ (6篇回复)
- 集成电路设计是选模拟方向好 还是数集 或者 射频？ (172篇回复)
- 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗？ (9篇回复)
- T$MC_28_MC2软件安装、使用教程救助 (8篇回复)
- 带复位端的D触发器设计 (6篇回复)
- PT分析output的clock network delay为什么是零？？ (10篇回复)
- 画数字时序图的visio库 (91篇回复)
- NVMe高速传输之摆脱XDMA设计24：TLP读处理优化 (0篇回复)
- NVMe高速传输之摆脱XDMA设计23：PCIe的TLP读处理 (0篇回复)
- NVMe高速传输之摆脱XDMA设计22： PCIe应答模块设计 (0篇回复)
- 求一个IEEE标准 (0篇回复)
- 跪求文档《DWC_pcie_ctl_dm_databook》 (22篇回复)
- 跑ATPG报了error R24：Unable to infer output of chain 2 for unload compressor (2篇回复)