axpro的个人空间 https://blog.eetop.cn/?424254 [收藏] [复制] [分享] [RSS]

日志

基于PCIe(XDMA)的多路(1-32路)信号采集与回放子系统, 多路视频、AD、光纤等信号,支持PR over PCIe

已有 431 次阅读| 2025-10-3 21:26 |个人分类:交流共享|系统分类:芯片设计| pcie, xdma, 视频, 光纤, 采集回放

基于PCIe(XDMA)的多路(1-32路)信号采集与回放子系统

多路视频、AD、光纤等信号,支持PR over PCIe

1        概述

多路信号采集与回放子系统可以实时采集1-32路视频、AD、光纤等信号,并存储到采集队列中,借助高效的硬实时数据帧出入队列管理和PCIe C2H DMA引擎,将采集到的信号帧实时传递到上位机采集缓冲区。在超带宽视频采集情况下,支持采集丢帧操作,后续视频可以正常采集。

多路信号采集与回放子系统使用高效的PCIe H2C DMA引擎读取上位机显示缓冲区的数据帧,存储到硬实时数据帧回放队列中,并且可以借助外部输入的硬件显示定时脉冲实时访问信号帧回放队列,按照显示定时脉冲输出信号帧。在外部显示定时模式和超带宽显示情况下,支持显示复制帧操作,后续视频可以正常显示。

PCIe DMA引擎基于XDMADMA传输效率高,支持4个物理DMA通道,支持PR over PCIe

对于多路信号采集与回放子系统,在上位机除了使用XDMA驱动,还可以使用标准的Linux V4L2视频驱动,实现多路视频信号的采集和显示工作。

该多路信号采集与回放子系统同样适用于多路高速AD、光纤采集与DA、光纤回放。

2        子系统结构

                                             acquisition-display-subsystem-based-on-xdma.JPG

3      功能特性

1.      支持多种视频接口SDIDisplay Port(DP)HDMIDVIVGACamera Link

2.      支持ADDA、光纤接口

3.      支持DDR3-64bit-1600MHzDDR4-72bit-2666MHz内存接口

4.      支持PCIe链路速率PCIe 1.0PCIe 2.0PCIe 3.0PCIe 4.0

5.      支持PCIe链路宽度PCIe x1PCIe x2PCIe x4PCIe x8PCIe x16

6.      支持Xilinx器件7 SeriesUltrascale SeriesUltrascale+ Series

7.      支持多种PCIe驱动:Linux V4L2Windows WDFLinux

8.      32个独立的信号采集接口、视频采集队列、PCIe C2H(host-to-card) DMA引擎

9.      32个独立的信号回放接口、视频显示队列、PCIe H2C(card-to-host) DMA引擎

10.   支持全双工32个独立的视频、AD、光纤采集和32个独立的视频、DA、光纤回放

11.   32个信号采集队列参数(队列元素的地址、个数、大小)软件可配置

12.   32个信号显示队列参数(队列元素的地址、个数、大小)软件可配置

13.   支持超带宽视频采集和超带宽视频显示

14.   支持MSI中断,4DMA中断和16User中断

15.   支持XDMALinux V4L2视频驱动

4        性能指标

1.      PCIe 3.0 x16配置下,支持32路光纤信号的采集与回放

2.      PCIe 3.0 x16配置下,支持84K(3840x2160p)@60Hz的采集与显示

3.      PCIe 3.0 x8配置下,支持44K(3840x2160p)@60Hz的采集与显示

4.      PCIe 3.0 x8配置下,支持84K(3840x2160p)@30Hz的采集与显示

5.      PCIe 2.0 x8配置下,支持8FHD(1920x1080p)@60Hz的采集与显示

6.      PCIe 2.0 x4配置下,支持8FHD(1920x1080p)@30Hz的采集与显示

5        用户接口

1.      32AXI4-Streamfifo信号采集接口

2.      32AXI4-StreamFIFO信号回放接口

3.      外部显示定时脉冲输入

4.      User中断输入

5.      信号采集与回放复位输出

6.      信号采集与回放配置输出

 

 

可交付资料:

1.  详细的用户手册

2.      Design FilePost-synthesis EDIF netlist or RTL Source

3.      Timing and layout constraintsTest or Design Example Project

4.  技术支持:邮件,电话,现场,培训服务


 



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 3

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 10

    粉丝
  • 10

    好友
  • 2

    获赞
  • 27

    评论
  • 2325

    访问数
关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-11 11:48 , Processed in 0.046541 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部