如何对衬底噪声进行采样？

wjx197733 · 发表于 2017-6-23 07:20:02

您需要登录才可以下载或查看，没有账号？注册

x

向大家求教：我们设计一款IC芯片，需要对衬底噪声进行采样并用ADC进行量化。不知道这个噪声采样电路如何设计，麻烦大家帮个忙，有什么资料推荐一下？谢谢！！

windwithgone · 发表于 2017-6-23 10:59:46

我天，直接把衬底当做输入啊，背栅效应。主要是衬底噪声分布不均匀。

wjx197733 · 发表于 2017-6-23 20:55:30

回复 2# windwithgone

您好，感谢回复。您说的衬底噪声分布不均匀，会给设计带来哪些不利的影响？

windwithgone · 发表于 2017-6-25 09:31:36

这个不能一概而论吧。一般来说高频数字模块和振荡器附近比较显著，敏感电路尽量远离，否则会悲剧掉

wjx197733 · 发表于 2017-6-25 16:31:34

回复 4# windwithgone

我的意思不是考虑如何布局，而是要在芯片内部设计一个电路，把这个噪声给采集出来送到adc进行数据转换。不知道您有什么方法吗？

windwithgone · 发表于 2017-6-25 19:51:15

那你ADC的带宽做多大？衬底噪声一堆稀乱的频率，咋整？关键是噪声不均匀，你要采哪一块的噪声？

wjx197733 · 发表于 2017-6-25 20:56:15

回复 6# windwithgone

您说的adc带宽我不知道啥意思。我的adc采样频率很低，刚1MHz。我是想先用一个输入接地的放大器搭建一个积分器，把地电压转成adc能分辨的信号。不知道这种思路是否可行。另外，即使作出了这种电路，流片后采用什么方法对这种电路进行测试？

windwithgone · 发表于 2017-6-25 21:05:40

既然ADC的采样频率很低，那就要求ADC输入信号频率超低，积分器等效于抗混叠滤波器。不清楚这样做是否可行。衬底这个东西很难预测，太脏。写paper的话可以研究一下。测试的话你可以在衬底周围打上衬底接触，拿一个单独的pad对其供电，到时改变这个pad的信号来改变衬底，观测ADC的输出。

peterlin2010 · 发表于 2017-6-25 21:26:32

向大家求教：我们设计一款IC芯片，需要对衬底噪声进行采样并用ADC进行量化。不知道这个噪声采样电路如何设计 ...
wjx197733 发表于 2017-6-23 07:20

登录/注册后可看大图

为何须要 noise 并用ADC进行量化 ??
是原来电路会受noise 影响 , 要把量到资料扣去 noise 吗?

一般都会远离 noise ,
有听过使用 noise 当 clock source 做 random number 产生

wjx197733 · 发表于 2017-6-26 21:41:08

统一回复楼上几位的回复：看来我还是没把意思表达清楚啊。我们需要产生一个随机数字信号，因此想通过采样衬底噪声的办法来实现。就是说，我需要故意受噪声影响。

[求助] 如何对衬底噪声进行采样？