对一个正常的输入信号而言:
如果你去追寻输入信号的源头,你会发现它一定是一端接power,一端接ground,
如果是接TIEL或TIEH,那么至少有一端接的是powerground
因此在fab提供的LVS comman file 中,一般会有关于这几项的检查,只是会报在ERC中:
1. net no path to power and ground
2. net no path to power
3. net no path to ground
查floating gate的话,用DRC、LVS都能实现,核心就是用 net 或者 net area ratio 语句,利用连接关系捕捉gate。
例如在DRC里:
定义 A 和 B 分别查 PO 连到 diff 上 和 PO 连到 Metal 上的情况
那么 gate not interact (A or B) 就可以抓出 floating gate