手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
目录1
SD ADC建模
SD ADC代码
解压步骤描述
混合信号设计方法学指导-Verilog-A_SD ADC_RF System_PLL.7z (2).zip
2023-8-18 19:24 上传
点击文件名下载附件
32.01 MB, 下载次数: 631 , 下载积分: 资产 -12 信元, 下载支出 12 信元
混合信号设计方法学指导-Verilog-A_SD ADC_RF System_PLL.7z (3).zip
251.38 KB, 下载次数: 598 , 下载积分: 资产 -2 信元, 下载支出 2 信元
混合信号设计方法学指导-Verilog-A_SD ADC_RF System_PLL.7z.zip
32.01 MB, 下载次数: 615 , 下载积分: 资产 -12 信元, 下载支出 12 信元
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-8 17:21 , Processed in 0.029807 second(s), 7 queries , Gzip On, Redis On.