ADC控制逻辑如何做

ww1573428537 · 发表于 2020-12-3 08:39:57

您需要登录才可以下载或查看，没有账号？注册

x

想问下各位大佬，SAR ADC的控制逻辑一般是用什么做出来的，verilog吗？

ericking0 · 发表于 2020-12-3 09:31:07

这种异步逻辑，当然是用stdcell手搭更方便

ww1573428537 · 发表于 2020-12-3 09:33:01

ericking0 发表于 2020-12-3 09:31
这种异步逻辑，当然是用stdcell手搭更方便

大佬有没有相关资料

jake · 发表于 2020-12-3 12:05:34

SAR 的控制逻辑通常是一个状态机，实现 binary search 算法。加上 correction, 稍微复杂一些。
Verilog 写 RTL，综合，place and route，做成一个小的数字模块。

ericking0 · 发表于 2020-12-4 20:38:02

ww1573428537 发表于 2020-12-3 09:33
大佬有没有相关资料

Logic这种东西，感觉已经成熟到不会有人写Paper了；
如果实在要找，可能有的学位论文里面会写；

我个人感觉把时序图画出来，电路差不多就可以搭出来了，
然后把需要插Delay的地方插delay保证好时序就八九不离十了；

jeffej · 发表于 2020-12-4 21:56:43

by gate logic design

[求助] ADC控制逻辑如何做