在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3046|回复: 5

[求助] ADC控制逻辑如何做

[复制链接]
发表于 2020-12-3 08:39:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
想问下各位大佬,SAR ADC的控制逻辑一般是用什么做出来的,verilog吗?
发表于 2020-12-3 09:31:07 | 显示全部楼层
这种异步逻辑,当然是用stdcell手搭更方便
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-12-3 09:33:01 | 显示全部楼层


   
ericking0 发表于 2020-12-3 09:31
这种异步逻辑,当然是用stdcell手搭更方便


大佬有没有相关资料
回复 支持 反对

使用道具 举报

发表于 2020-12-3 12:05:34 | 显示全部楼层
SAR 的控制逻辑通常是一个状态机,实现 binary search 算法。加上 correction, 稍微复杂一些。
Verilog 写 RTL,综合,place and route,做成一个小的数字模块。

回复 支持 反对

使用道具 举报

发表于 2020-12-4 20:38:02 | 显示全部楼层


   
ww1573428537 发表于 2020-12-3 09:33
大佬有没有相关资料


Logic这种东西,感觉已经成熟到不会有人写Paper了;
如果实在要找,可能有的学位论文里面会写;

我个人感觉把时序图画出来,电路差不多就可以搭出来了,
然后把需要插Delay的地方插delay保证好时序就八九不离十了;

回复 支持 反对

使用道具 举报

发表于 2020-12-4 21:56:43 | 显示全部楼层
by gate logic design
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 07:48 , Processed in 0.020067 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表