在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7137|回复: 23

[讨论] 最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数,从而通过减少比较器的数量和最小...

[复制链接]
发表于 2020-7-30 21:45:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 peterlin2010 于 2020-7-30 21:49 编辑

56G PAM4

56G_NRZ and PAM4_Transceiver in CMOS.pdf (3.49 MB, 下载次数: 293 )
CDR hispeed ADC BASE

CDR hi Speed ADC Base receiver_2011.pdf (1.89 MB, 下载次数: 260 )

最先进的112Gbps LR SerDes PHY要求最大限度地减少ADC位数,从而通过减少比较器的数量和最小化dsp中的位数来为整个系统提供最小的芯片面积和功耗
发表于 2020-8-1 02:54:51 | 显示全部楼层
Kan e kan
发表于 2020-8-1 06:37:38 | 显示全部楼层
感谢
发表于 2020-8-2 09:37:12 | 显示全部楼层
谢谢分享
发表于 2020-8-2 10:00:56 | 显示全部楼层
多谢分享
发表于 2020-8-5 21:25:34 | 显示全部楼层
感謝分享喔
发表于 2020-8-6 09:13:15 | 显示全部楼层
感谢
发表于 2020-8-6 09:48:31 | 显示全部楼层

感谢
发表于 2020-8-6 15:10:20 | 显示全部楼层
谢谢分享
发表于 2020-8-7 20:36:10 | 显示全部楼层
thanks for sharing
3q3q~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:56 , Processed in 0.044100 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表