在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2534|回复: 2

[求助] vcs网表仿真特别的慢都是什么原因

[复制链接]
发表于 2019-12-18 09:54:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 851018986 于 2019-12-18 10:16 编辑

我用rtl仿真的时候很快一个case,但是网表的时候很慢,配置都一样,而且我把波形存储都关闭了,时间还是rtl仿真的好几倍
发表于 2019-12-18 18:05:09 | 显示全部楼层
netlist仿真比rtl慢几倍也算是正常的吧,如果tb里面有打印信息,可以跟rtl的打印对比一下,看看是否是case异常了
发表于 2019-12-19 21:37:47 来自手机 | 显示全部楼层
正常啊,一般rtl几十M,综合下来一般netlist有几百M,sdf基本上上G了。rtl仿真时,仿真器最大的开销在于不同进程间的事件调度,后仿时,所有功能用基本cell等实现,cell个数可是几倍数量级于rtl进程数量,sdf反标到cell和路径上,仿真器要计算cell中的specify块,路径延时,要做的事情比rtl仿真多多了,很慢是很正常的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 16:43 , Processed in 0.019024 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表