在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 啓啟

[求助] dummy PMOS器件,栅源漏三端都floating,会有什么问题吗

[复制链接]
 楼主| 发表于 2019-12-12 17:06:40 | 显示全部楼层


tfjim 发表于 2019-12-11 09:54
这样做法:去掉了所有的contact,管还是存在的。LVS能过吗?dummy器件不能悬空,一定要短接起来。
...


lvs是识别的mosckt这层,只要把这层拿掉,lvs就不会把这个识别成mos器件了,所以lvs可以过。
可以理解成是dummy 器件,器件 栅 源 漏 三端完全悬空,和任何电路都没有关系了。
还会有问题吗?
发表于 2019-12-13 13:42:45 | 显示全部楼层


啓啟 发表于 2019-12-12 17:06
lvs是识别的mosckt这层,只要把这层拿掉,lvs就不会把这个识别成mos器件了,所以lvs可以过。
可以理解成 ...


实际上,这个管子的G端是悬空的,在芯片制造的过程中。不知道会引起什么问题。我在做的过程中都是短接起来的。建议你与工艺厂的人联系说明一下,听听他们意见。或者就这样做,为了验证自己的想法是没有风险的。
发表于 2020-3-10 16:32:57 | 显示全部楼层
会积累电荷。
发表于 2020-3-10 17:21:54 | 显示全部楼层
咨询fab吧
发表于 2021-2-23 15:59:08 | 显示全部楼层
这样做的话GT的电位是不确定状态,绝对不行啊。。。。
发表于 2021-7-22 15:15:52 | 显示全部楼层
尽量不要完全浮空,这样会导致电荷没有泄放的路径,很难实现电荷的转移,再说LVS也很难通过。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 14:11 , Processed in 0.021069 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表